数字系统设计与PLD应用 第3版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字系统设计与PLD应用 第3版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字系统设计方法1

1.1绪言1

1.1.1数字系统的基本概念1

1.1.2数字系统的基本模型3

1.1.3数字系统的基本结构7

1.2数字系统设计的一般步骤8

1.2.1引例8

1.2.2数字系统设计的基本步骤10

1.2.3层次化设计13

1.3数字系统设计方法15

1.3.1自上而下的设计方法15

1.3.2自下而上的设计方法16

1.3.3基于关键部件的设计方法16

1.3.4信息流驱动的设计方法17

1.4数字系统的描述方法之一——算法流程图19

1.4.1算法流程图的符号与规则19

1.4.2设计举例21

习题124

第2章 数字系统的算法设计和硬件实现29

2.1算法设计29

2.1.1算法设计综述29

2.1.2跟踪法30

2.1.3归纳法32

2.1.4划分法35

2.1.5解析法36

2.1.6综合法38

2.2算法结构42

2.2.1顺序算法结构42

2.2.2并行算法结构43

2.2.3流水线算法结构45

2.3数据处理单元的设计47

2.3.1系统硬件实现概述47

2.3.2器件选择47

2.3.3数据处理单元设计步骤48

2.3.4数据处理单元设计实例49

2.4控制单元的设计53

2.4.1系统控制方式53

2.4.2控制器的基本结构和系统同步55

2.4.3算法状态机图（ASM图）58

2.4.4控制器的硬件逻辑设计方法60

习题275

第3章 硬件描述语言VHDL和VerilogHDL81

3.1概述81

3.2 VHDL及其应用83

3.2.1 VHDL基本结构83

3.2.2数据对象、类型及运算符87

3.2.3顺序语句91

3.2.4并行语句94

3.2.5子程序101

3.2.6程序包与设计库104

3.2.7元件配置106

3.2.8 VHDL描述实例109

3.3 VerilogHDL及其应用116

3.3.1 VerilogHDL基本结构116

3.3.2数据类型、运算符与表达式119

3.3.3行为描述语句126

3.3.4并行语句133

3.3.5结构描述语句136

3.3.6任务与函数142

3.3.7编译预处理147

3.3.8 VerilogHDL描述实例149

习题3153

第4章 可编程逻辑器件PLD原理和应用155

4.1 PLD概述155

4.2简单PLD原理157

4.2.1 PLD的基本组成157

4.2.2 PLD的编程157

4.2.3阵列结构158

4.2.4 PLD中阵列的表示方法159

4.3 SPLD组成和应用161

4.3.1只读存储器ROM161

4.3.2可编程逻辑阵列PLA165

4.3.3可编程阵列逻辑PAL167

4.3.4通用阵列逻辑GAL171

4.3.5 GAL应用举例174

4.4采用SPLD设计数字系统181

4.4.1采用SPLD实现系统的步骤181

4.4.2设计举例181

4.4.3采用SPLD设计系统的讨论184

习题4185

第5章 高密度PLD及其应用192

5.1 HDPLD分类192

5.2 HDPLD组成193

5.2.1阵列扩展型CPLD193

5.2.2现场可编程门阵列（FPGA）204

5.2.3延迟确定型FPGA210

5.2.4多路开关型FPGA216

5.3 HDPLD编程技术220

5.3.1在系统可编程技术220

5.3.2在电路配置（重构）技术220

5.3.3反熔丝（Antifuse）编程技术224

5.4 HDPLD开发平台224

5.4.1 HDPLD开发系统的基本工作流程226

5.4.2 HDPLD开发系统的库函数228

5.5当前常用可编程逻辑器件及其开发工具229

5.5.1 Lattice公司的CPLD／FPGA与开发软件229

5.5.2 Altera公司的CPLD／FPGA及开发工具230

5.5.3 Xilinx公司的CPLD／FPGA和开发平台232

5.5.4用于CPLD／FPGA的IP核233

习题5233

第6章 采用HDPLD设计数字系统实例237

6.1高速并行乘法器的设计237

6.1.1算法设计和结构选择237

6.1.2器件选择237

6.1.3设计输入237

6.1.4芯片引脚定义239

6.1.5逻辑仿真239

6.1.6目标文件产生和器件下载240

6.2十字路口交通管理器的设计240

6.2.1交通管理器的功能240

6.2.2系统算法设计241

6.2.3设计输入242

6.3九九乘法表系统的设计245

6.3.1系统功能和技术指标245

6.3.2算法设计246

6.3.3数据处理单元的实现246

6.3.4设计输入248

6.3.5系统的功能仿真254

6.4 FIFO（先进先出堆栈）的设计256

6.4.1 FIFO的功能256

6.4.2算法设计和逻辑框图256

6.4.3数据处理单元和控制器的设计257

6.4.4设计输入261

6.4.5用VerilogHDL进行设计261

6.4.6仿真验证262

6.5数据采集和反馈控制系统的设计263

6.5.1系统设计要求263

6.5.2设计输入264

6.6 FIR有限冲激响应滤波器的设计268

6.6.1 FIR结构简介268

6.6.2设计方案和算法结构269

6.6.3模块组成270

6.6.4 FIR滤波器的扩展应用274

6.6.5设计输入275

6.6.6设计验证278

6.7 UART接口设计280

6.7.1 UART组成与帧格式280

6.7.2顶层模块的描述282

6.7.3发送模块设计282

6.7.4接收模块设计283

6.7.5仿真验证284

6.8简单处理器的设计285

6.8.1系统功能介绍286

6.8.2处理器硬件系统286

6.8.3处理器指令系统288

6.8.4处理器硬件系统的设计和实施291

6.8.5设计输入298

6.8.6系统功能仿真303

习题6304

第7章 可编程片上系统（SOPC）306

7.1概述306

7.2基于MicroBlaze软核的嵌入式系统306

7.2.1 Xilinx的SOPC技术306

7.2.2 MicroBlaze处理器结构307

7.2.3 MicroBlaze信号接口314

7.2.4 MicroBlaze软硬件设计流程318

7.3基于NiosⅡ软核的SOPC321

7.3.1 Altera的SOPC技术321

7.3.2 Nios Ⅱ处理器321

7.3.3 Avalon总线架构327

7.3.4 Nios Ⅱ软硬件开发流程327

7.4设计实例329

7.4.1设计要求329

7.4.2运行Quartus Ⅱ并新建设计工程330

7.4.3创建一个新的SOPCBuilder系统330

7.4.4在SOPCBuilder中定义Nios Ⅱ系统331

7.4.5在SOPCBiulder中生成Nios Ⅱ系统336

7.4.6将Nios Ⅱ系统集成到Quartus Ⅱ工程中337

7.4.7用Nios Ⅱ IDE开发软件337

习题7340

第8章 上机实验342

实验1逻辑门实现组合电路342

一、实验目的342

二、实验内容342

三、注意事项343

实验2数据选择器或译码器实现组合电路343

一、实验目的343

二、实验原理343

三、实验内容344

四、注意事项345

实验3码制变换器345

一、实验目的345

二、实验内容345

三、注意事项347

实验4序列发生器347

一、实验目的347

二、实验原理347

三、实验内容348

四、注意事项349

实验5序列检测器349

一、实验目的349

二、实验原理349

三、实验内容349

实验6控制器的设计350

一、实验目的350

二、实验原理350

三、实验内容350

实验7脉冲分配器350

一、实验目的350

二、实验原理351

三、实验内容352

实验8十字路口交通管理器352

一、实验目的352

二、实验内容353

三、实验要求357

实验9 UART接口设计357

一、实验目的357

二、实验内容357

实验10简单处理器VHDL设计的完成363

一、实验目的363

二、实验内容363

三、实验要求377

附录A HDPLD典型器件介绍378

A.1器件封装形式说明378

A.2 Altera公司典型器件379

A.3 Xilinx公司典型器件389

A.4 Lattice公司典型器件397

A.5 Actel公司典型器件400

附录B PLD开发软件QuartusⅡ8.0简介404

B.1概述404

B.2用Quartus Ⅱ进行设计的一般过程404

B.3设计输入405

B.4编译410

B.5仿真验证412

B.6时序分析414

B.7底层图编辑415

B.8下载417

B.9 “Settings”对话框417

B.10 Quartus Ⅱ中的库元件418

参考文献422