数字集成电路 电路、系统与设计 第2版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字集成电路 电路、系统与设计 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 基本单元2

第1章 引论2

1.1历史回顾2

1.2数字集成电路设计中的问题4

1.3数字设计的质量评价10

1.3.1集成电路的成本11

1.3.2功能性和稳定性12

1.3.3性能18

1.3.4功耗和能耗20

1.4小结21

1.5进一步探讨21

期刊和会议论文集21

参考书目21

参考文献23

习题23

第2章 制造工艺24

2.1引言24

2.2 CMOS集成电路的制造24

2.2.1硅圆片25

2.2.3一些重复进行的工艺步骤27

2.2.4简化的CMOS工艺流程28

2.3设计规则——设计者和工艺工程师之间的桥梁31

2.4集成电路封装34

2.4.1封装材料35

2.4.2互连层35

2.4.3封装中的热学问题40

2.5综述：工艺技术的发展趋势41

2.5.1近期进展41

2.5.2远期展望42

2.6小结43

2.7进一步探讨44

参考文献44

设计方法插入说明A——IC版图45

参考文献48

第3章 器件49

3.1引言49

3.2二极管49

3.2.1二极管简介——耗尽区50

3.2.2静态特性51

3.2.3动态或瞬态特性53

3.2.4实际的二极管——二次效应55

3.2.5二极管SPICE模型56

3.3 MOS （FET）晶体管57

3.3.1 MOS晶体管简介58

3.3.2静态情况下的MOS晶体管59

3.3.3实际的MOS晶体管——一些二阶效应76

3.3.4 MOS管的SPICE模型78

3.4关于工艺偏差80

3.5综述：工艺尺寸缩小82

3.6小结86

3.7进一步探讨86

参考文献87

习题87

设计方法插入说明B——电路模拟88

进一步探讨90

参考文献90

第4章 导线91

4.1引言91

4.2简介91

4.3互连参数——电容、电阻和电感93

4.3.1电容93

4.3.2电阻96

4.3.3电感99

4.4导线模型100

4.4.1理想导线100

4.4.2集总模型（Lumped Model）100

4.4.3集总RC模型101

4.4.4分布rc线104

4.4.5传输线106

4.5导线的SPICE模型113

4.5.1分布rc线的SPICE模型113

4.5.2传输线的SPICE模型114

4.5.3综述：展望未来114

4.6小结116

4.7进一步探讨116

参考文献116

第二部分 电路设计118

第5章 CMOS反相器118

5.1引言118

5.2静态CMOS反相器——直观综述118

5.3 CMOS反相器稳定性的评估——静态特性121

5.3.1开关阈值121

5.3.2噪声容限123

5.3.3再谈稳定性125

5.4 CMOS反相器的性能：动态特性127

5.4.1计算电容值127

5.4.2传播延时：一阶分析131

5.4.3从设计角度考虑传播延时134

5.5功耗、能量和能量延时141

5.5.1动态功耗141

5.5.2静态功耗147

5.5.3综合考虑149

5.5.4利用SPICE分析功耗150

5.6综述：工艺尺寸缩小及其对反相器衡量指标的影响152

5.7小结153

5.8进一步探讨154

参考文献154

习题154

第6章 CMOS组合逻辑门的设计155

6.1引言155

6.2静态CMOS设计155

6.2.1互补CMOS156

6.2.2有比逻辑174

6.2.3传输管逻辑178

6.3动态CMOS设计188

6.3.1动态逻辑：基本原理188

6.3.2动态逻辑的速度和功耗190

6.3.3动态设计中的信号完整性问题192

6.3.4串联动态门196

6.4设计综述201

6.4.1如何选择逻辑类型201

6.4.2低电源电压的逻辑设计201

6.5小结203

6.6进一步探讨204

参考文献204

习题205

设计方法插入说明C——如何模拟复杂的逻辑电路206

参考文献211

设计方法插入说明D——复合门的版图技术212

进一步探讨214

第7章 时序逻辑电路设计215

7.1引言215

7.1.1时序电路的时间参数215

7.1.2存储单元的分类216

7.2静态锁存器和寄存器218

7.2.1双稳态原理218

7.2.2多路开关型锁存器219

7.2.3主从边沿触发寄存器220

7.2.4低电压静态锁存器225

7.2.5静态SR触发器——用强信号直接写数据226

7.3动态锁存器和寄存器227

7.3.1动态传输门边沿触发寄存器228

7.3.2 C2 MOS——一种对时钟偏差不敏感的方法229

7.3.3真单相钟控寄存器（TSPCR）231

7.4其他寄存器类型234

7.4.1脉冲寄存器234

7.4.2灵敏放大器型寄存器236

7.5流水线：优化时序电路的一种方法237

7.5.1锁存型流水线与寄存型流水线239

7.5.2 NORA-CMOS——流水线结构的一种逻辑形式239

7.6非双稳时序电路241

7.6.1施密特触发器241

7.6.2单稳时序电路243

7.6.3不稳电路244

7.7综述：时钟策略的选择246

7.8小结247

7.9进一步探讨247

参考文献248

第三部分 系统设计250

第8章 数字集成电路的实现策略250

8.1引言250

8.2从定制到半定制以及结构化阵列的设计方法253

8.3定制电路设计254

8.4以单元为基础的设计方法254

8.4.1标准单元255

8.4.2编译单元258

8.4.3宏单元、巨单元和专利模块259

8.4.4半定制设计流程262

8.5以阵列为基础的实现方法264

8.5.1预扩散（或掩模编程）阵列264

8.5.2预布线阵列269

8.6综述：未来的实现平台280

8.7小结281

8.8进一步探讨282

参考文献282

习题283

设计方法插入说明E——逻辑单元和时序单元的特性描述284

参考文献288

设计方法插入说明F——设计综合289

进一步探讨294

参考文献294

第9章 互连问题295

9.1引言295

9.2电容寄生效应295

9.2.1电容和可靠性——串扰295

9.2.2电容和CMOS电路性能297

9.3电阻寄生效应304

9.3.1电阻与可靠性——欧姆电压降304

9.3.2电迁移307

9.3.3电阻和性能——RC延时307

9.4电感寄生效应311

9.4.1电感和可靠性——L di/dt电压降311

9.4.2电感和性能——传输线效应315

9.5高级互连技术318

9.5.1降摆幅电路318

9.5.2电流型传输技术322

9.6综述：片上网络323

9.7小结324

9.8进一步探讨324

参考文献324

习题325

第10章 数字电路中的时序问题326

10.1引言326

10.2数字系统的时序分类326

10.2.1同步互连326

10.2.2中等同步互连327

10.2.3近似同步互连327

10.2.4异步互连328

10.3同步设计——一个深入的考察328

10.3.1同步时序原理328

10.3.2偏差和抖动的来源333

10.3.3时钟分布技术338

10.3.4锁存式时钟控制343

10.4自定时电路设计346

10.4.1自定时逻辑——一种异步技术346

10.4.2完成信号的产生348

10.4.3自定时的信号发送351

10.4.4自定时逻辑的实例355

10.5同步器和判断器357

10.5.1同步器——概念与实现357

10.5.2判断器359

10.6采用锁相环进行时钟综合和同步360

10.6.1基本概念361

10.6.2 PLL的组成功能块362

10.7综述：未来方向和展望365

10.7.1采用延时锁定环（DLL）分布时钟365

10.7.2光时钟分布366

10.7.3同步与非同步设计367

10.8小结367

10.9进一步探讨368

参考文献368

习题369

设计方法插入说明G——设计验证370

参考文献372

第11章 设计运算功能块373

11.1引言373

11.2数字处理器结构中的数据通路373

11.3加法器374

11.3.1二进制加法器：定义374

11.3.2全加器：电路设计考虑376

11.3.3二进制加法器：逻辑设计考虑381

11.4乘法器392

11.4.1乘法器：定义392

11.4.2部分积的产生393

11.4.3部分积的累加394

11.4.4最终相加398

11.4.5乘法器小结398

11.5移位器398

11.5.1桶形移位器399

11.5.2对数移位器399

11.6其他运算器400

11.7数据通路结构中对功耗和速度的综合考虑402

11.7.1在设计时间可采用的降低功耗技术403

11.7.2运行时间的功耗管理411

11.7.3降低待机（或休眠）模式中的功耗414

11.8综述：设计中的综合考虑415

11.9小结416

11.10进一步探讨417

参考文献417

习题418

第12章 存储器和阵列结构设计419

12.1引言419

12.1.1存储器分类419

12.1.2存储器总体结构和单元模块421

12.2存储器内核426

12.2.1只读存储器426

12.2.2非易失性读写存储器435

12.2.3读写存储器（RAM）441

12.2.4按内容寻址或相联存储器（CAM）451

12.3存储器外围电路453

12.3.1地址译码器453

12.3.2灵敏放大器457

12.3.3参考电压462

12.3.4驱动器/缓冲器464

12.3.5时序和控制465

12.4存储器的可靠性及成品率467

12.4.1信噪比467

12.4.2存储器成品率471

12.5存储器中的功耗473

12.5.1存储器中功耗的来源473

12.5.2存储器的分割474

12.5.3降低工作功耗474

12.5.4降低数据维持功耗475

12.5.5小结477

12.6存储器设计的实例研究477

12.6.1可编程逻辑阵列477

12.6.2 4 Mb SRAM479

12.6.3 1 Gb NAND Flash存储器481

12.7综述：半导体存储器的发展趋势与进展483

12.8小结484

12.9进一步探讨485

参考文献485

习题486

设计方法插入说明H——制造电路的验证和测试487

H.3.1可测性设计中的问题489

H.3.2专门测试490

H.3.3扫描测试491

H.3.4边界扫描设计493

H.3.5内建自测试493

H.4.1故障模型497

H.4.2测试图形的自动生成498

H.4.3故障模拟499

参考文献499

思考题答案500