图书介绍

VHDL数字系统设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

李欣，张海燕编著著
出版社：北京：科学出版社
ISBN：9787030254979
出版时间：2009
标注页数：244页
文件大小：83MB
文件页数：253页
主题词：硬件描述语言，VHDL－程序设计

PDF下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]

点击复制MD5值：4f7cd0d0b1c421a8819d5b398ff459e0

下载说明

VHDL数字系统设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载详情点击-查看共享计划

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数要大于标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第1章概论1

1.1数字集成电路分类2

1.1.1按生产工艺分类2

1.1.2按生产目的分类2

1.1.3按制造方法分类3

1.2可编程逻辑器件简介5

1.2.1 PLD的分类5

1.2.2 PLD的发展历程11

1.3数字系统的设计工具与设计流程12

1.3.1数字系统设计自动化技术的发展历程12

1.3.2数字系统的设计流程13

1.4知识产权核（Core, IP Core）20

1.5数字系统设计中的其他问题21

1.5.1优化设计21

1.5.2时钟信号与复位信号设计24

1.5.3数字系统的可观察性设计25

1.6本章小结26

1.7习题27

第2章硬件描述语言VHDL入门28

2.1 VHDL的由来28

2.2位全加器的描述实例29

2.3基本的VHDL模型结构30

2.3.1设计实体30

2.3.2实体声明30

2.3.3结构体33

2.4 VHDL标识符36

2.4.1基本标识符36

2.4.2扩展标识符36

2.5 VHDL对象37

2.6 VHDL数据类型和子类型39

2.6.1文字39

2.6.2标量类型41

2.6.3复合类型43

2.6.4子类型45

2.6.5类型转换46

2.7属性46

2.8运算符与聚合赋值49

2.8.1算术运算符50

2.8.2逻辑运算符51

2.8.3关系运算符51

2.8.4连接运算符52

2.8.5聚合赋值53

2.9本章小结53

2.10习题54

第3章 VHDL基本语句56

3.1仿真与延迟56

3.1.1仿真△机制57

3.1.2延迟58

3.2进程语句与WAIT语句59

3.2.1进程语句60

3.2.2 WAIT语句61

3.3顺序语句62

3.3.1变量赋值语句63

3.3.2信号赋值语句63

3.3.3多驱动源信号——决断信号65

3.3.4 IF语句66

3.3.5 CASE语句70

3.3.6 NULL语句74

3.3.7 LOOP语句74

3.3.8 NEXT语句与EXIT语句77

3.3.9过程调用语句与RETURN语句78

3.3.10断言语句与REPORT语句78

3.4并行语句79

3.4.1块语句80

3.4.2并行信号赋值语句80

3.4.3并行过程调用语句83

3.4.4并行断言语句83

3.4.5元件例化语句84

3.4.6生成语句88

3.5本章小结90

3.6习题90

第4章 VHDL深入92

4.1子程序92

4.1.1函数92

4.1.2过程94

4.2程序包和设计库95

4.2.1程序包96

4.2.2预定义程序包96

4.2.3十字路口交通信号灯控制器98

4.3重载103

4.3.1子程序重载103

4.3.2运算符重载107

4.4决断信号与决断函数108

4.4.1决断信号的声明108

4.4.2决断函数108

4.5配置111

4.5.1默认连接和默认配置112

4.5.2元件配置114

4.5.3结构体中声明的元件配置118

4.5.4块的配置119

4.6本章小结122

4.7习题122

第5章 VHDL描述的实现125

5.1 EDA集成软件Quartus II125

5.1.1安装Quartus II125

5.1.2设置授权文件路径129

5.2 VHDL描述的硬件实现131

5.2.1创建工程项目文件132

5.2.2输入设计文件134

5.2.3器件设置136

5.2.4编译设计项目138

5.2.5仿真设计项目142

5.2.6下载编程146

5.3本章小结151

第6章典型电路描述实例152

6.1组合逻辑电路描述实例152

6.1.1 BCD码——7段LED显示译码器152

6.1.2 4位数值比较器154

6.1.3双4位缓冲器155

6.1.4 8位双向缓冲器156

6.2触发器描述实例157

6.2.1主从式J-K触发器157

6.2.2 D触发器159

6.3时序逻辑电路描述实例161

6.3.1整数分频器161

6.3.2串行输入、并行输出移位寄存器162

6.3.3并行输入、串行输出移位寄存器164

6.3.4单脉冲发生器167

6.3.5波形发生器168

6.3.6 HDB3编码器174

6.4本章小结180

第7章常用程序包181

7.1 STD库中的程序包181

7.1.1标准程序包STANDARD181

7.1.2文本输入／输出程序包TEXTIO183

7.2 IEEE VHDL库中的常用程序包185

7.2.1标准逻辑程序包STD＿LOGIC＿1164185

7.2.2标准逻辑算术程序包STD＿LOGIC＿ARITH219

7.2.3标准逻辑无符号数组扩展程序包STD＿LOGIC＿UNSIGNED224

7.2.4标准逻辑带符号数组扩展程序包STD＿LOGIC＿SIGNED231

7.3本章小结239

附录A VHDL保留字240

附录B VHDL预定义属性241

B.1类型和子类型的属性241

B.2数组的属性241

B.3其值为信号值的属性242

B.4其值与信号有关的属性242

B.5为块和设计实体声明的属性243

参考文献244