图书介绍

Altera FPGA系统设计实用教程2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

李莉，张磊，董秀则编著著
出版社：北京：清华大学出版社
ISBN：9787302341048
出版时间：2014
标注页数：301页
文件大小：74MB
文件页数：311页
主题词：可编程序逻辑器件－系统设计－教材

PDF下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]

点击复制MD5值：c54a62e733eaeb32bc1a124f002652f0

下载说明

Altera FPGA系统设计实用教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载详情点击-查看共享计划

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数要大于标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第1章 FPGA开发概要1

1.1 可编程逻辑器件简介1

1.2 FPGA芯片3

1.2.1 FPGA框架结构3

1.2.2 Altera公司的FPGA6

1.3 FPGA开发工具11

1.4 基于FPGA的开发流程11

1.4.1 典型FPGA开发流程12

1.4.2 FPGA的配置13

1.4.3 基于FPGA的SoC设计方法17

第2章硬件描述语言20

2.1 VHDL硬件描述语言21

2.1.1 程序基本结构21

2.1.2 VHDL程序语法规则31

2.1.3 并行语句41

2.1.4 顺序语句48

2.1.5 子程序及子程序调用语句54

2.2 Verilog硬件描述语言56

2.2.1 Verilog HDL程序基本结构57

2.2.2 Verilog HDL数据类型58

2.2.3 Verilog HDL运算符61

2.2.4 Verilog HDL描述语句65

2.2.5语句的顺序执行与并行执行73

2.2.6 Verilog HDL元件例化74

第3章 QuartusⅡ设计开发环境76

3.1 QuartusⅡ概述76

3.2 QuartusⅡ设计流程78

3.2.1 设计输入78

3.2.2 设计处理83

3.2.3 波形仿真86

3.2.4 器件编程92

3.3 嵌入式逻辑分析仪使用94

第4章基本电路的VHDL设计100

4.1 基本电路的VHDL设计100

4.1.1 优先编码器100

4.1.2 数据选择器102

4.1.3 组合逻辑电路与并行语句、进程语句的关系104

4.1.4 运算电路106

4.1.5 时钟信号109

4.1.6 锁存器和触发器113

4.1.7 同步、异步信号的描述117

4.1.8 同步电路的设计原则119

4.1.9 计数器120

4.1.10 分频电路122

4.1.11 寄存器123

4.1.12 状态机130

4.1.13 动态扫描电路136

4.2 基本电路的Verilog设计139

4.2.1 优先编码器139

4.2.2 译码器140

4.2.3 数据选择器141

4.2.4 运算电路的设计143

4.2.5 时钟信号145

4.2.6 触发器145

4.2.7 同步、异步控制信号146

4.2.8 计数器147

4.2.9 分频器149

4.2.10 寄存器151

4.2.11 串并转换电路153

4.2.12 有限状态机156

4.2.13 动态扫描电路158

第5章基于IP的设计162

5.1 IP核162

5.2 触发器IP核的VHDL设计应用163

5.3 存储器IP核的VHDL设计应用167

5.4 锁相环IP核的VHDL设计应用174

5.5 运算电路IP核的VHDL设计应用177

第6章人机交互接口设计181

6.1 键盘扫描电路的VHDL设计181

6.1.1 设计原理181

6.1.2 设计实现184

6.1.3 综合仿真192

6.2 液晶驱动电路的VHDL设计193

6.2.1 设计原理193

6.2.2 设计实现197

6.2.3 综合仿真200

第7章数字信号处理202

7.1 差错控制电路的VHDL设计（CRC校验电路）202

7.1.1 设计原理202

7.1.2 校验电路的VHDL实现203

7.1.3 综合仿真205

7.2 滤波电路的VHDL设计207

7.2.1 设计原理207

7.2.2 FIR滤波电路的设计实现208

7.2.3 综合仿真210

7.3 HDB3基带信号编译码电路的VHDL设计214

7.3.1 设计原理214

7.3.2 设计实现216

7.3.3 综合仿真224

第8章密码算法设计226

8.1 分组密码算法的VHDL设计（SM4）226

8.1.1 SM4算法原理226

8.1.2 设计实现229

8.1.3 仿真验证235

8.2 流密码算法的VHDL设计（ZUC）236

8.2.1 ZUC算法原理237

8.2.2 设计实现241

8.2.3 仿真验证250

8.3 HASH算法的VHDL设计（SM3）250

8.3.1 SM3算法原理251

8.3.2 设计实现253

8.3.3 仿真验证260

第9章基于NiosⅡ的SOPC系统开发262

9.1 SOPC技术简介262

9.1.1 NiosⅡ嵌入式处理器264

9.1.2 SOPC Builde r开发工具265

9.1.3 SOPC开发流程266

9.2 SOPC硬件开发268

9.2.1 启动SOPC Builder268

9.2.2 添加CPU及外设IP模块269

9.2.3 自定义CPU指令逻辑274

9.2.4 自定义外设IP的设计与添加277

9.2.5 集成NiosⅡ系统至QuartusⅡ286

9.3 SOPC软件系统开发287

9.3.1 创建NiosⅡ工程288

9.3.2 设置工程的系统属性291

9.3.3 程序编写及编译291

9.3.4 代码调试及运行295

附录 DES算法的S盒299

参考文献301