增强核闪存80C51教程2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

增强核闪存80C51教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　绪论1

1.1　嵌入式第二次浪潮1

1.2　传统微控制器（8位／16位）的更新2

1.3　今日嵌入式（32位／16位）5

1.4　本书定位6

1.5　本书编写特点10

1.6　本书建议的授课时数12

第2章　MCS-51核13

2.1 简介13

2.2　CPU（中央处理单元）14

2.2.1　ALU（算术逻辑单元）15

2.2.2　指令寄存器与定时-控制电路16

2.2.3　片内振荡器17

2.2.4　节电工作模式18

2.3　存储器结构19

2.3.1　哈佛结构20

2.3.2　SFR（特殊功能寄存器）22

2.3.3　各存储空间及其访问指令24

2.4　4×8位I/O口结构与操作25

2.4.1　I/O口结构27

2.4.2　读-改-写指令28

2.4.3　片外程序存储器／数据存储器扩展技术28

2.5　MCS-51指令系统31

2.5.1　概述31

2.5.2　数据传送类指令32

2.5.3　算述运算类指令38

2.5.4　逻辑运算类指令47

2.5.5　控制转移类指令52

2.5.6　布尔处理类指令59

2.5.7　汇编器入门66

2.5.8　MCS-51指令编程技巧75

2.6.1　定时／计数器工作原理91

2.6　定时／计数器91

2.6.2　初始化定时／计数器T0、T193

2.6.3　T0、T1模式0和模式195

2.6.4　T0、T1模式296

2.6.5　T0模式396

2.6.6　定时／计数器的飞读技巧97

2.7　中断系统97

2.7.1　5源2优先级中断97

2.7.2　中断操作98

2.7.3　中断向量地址与向量空间100

2.7.4　中断响应时间100

2.7.5　中断时对现场的保护和恢复102

2.7.6　初始化中断系统103

2.7.7　精确定时技巧（补偿中断延时等的影响）104

2.8.1　全双工串行口106

2.8.2　串行口4种工作模式106

2.8　串行口106

2.8.3　初始化串行口114

2.8.4　串行口应用115

2.8.5　串行口软件118

2.9　复位124

2.9.1　复位时序124

2.9.2　SFR的复位状态124

2.9.3　上电复位127

2.10　本章回味与思考127

第3章　80C51增强核（80C51核+）130

3.1　简介130

3.2　CPU（中央处理单元）132

3.3　存储器结构138

3.4　4×8位I/O口结构与操作138

3.5　80C51增强核指令系统138

3.6.1　T0、T1定时／计数器139

3.6　定时／计数器139

3.6.2　T2定时／计数器140

3.7　中断系统148

3.7.1　6源4优先级148

3.7.2　中断操作148

3.7.3　中断向量地址与向量空间151

3.7.4　中断响应时间151

3.8　增强型全双工UART串行口151

3.8.1　简介151

3.8.2　增强型UART153

3.9　80C51+增强核使用SFR一览表156

3.10　本章回味与思考158

第4章　P89C51/52/54/58X2及P89C60/61X2系列159

4.1　前言159

4.2　P89C5xX2，P89C60/61X2与80C51增强核的异同161

4.3　本章回味与思考166

第5章　P89C51RA2/RB2/RC2/RD2系列168

5.1　前言168

5.2　P89C51Rx2总体概况170

5.2.1　P89C51Rx2的存储器170

5.2.2　P89C51Rx2的片上资源170

5.2.3 P89C51Rx2芯片的片腿功能和封装173

5.2.4 P89C51Rx2芯片的片腿定义174

5.3 PCA（可编程计数器阵列）176

5.3.1 PCA捕捉模式178

5.3.2 PCA 16位软定时器模式180

5.3.3 PCA高速输出模式181

5.3.4 PCA的PWM（脉宽调制）模式182

5.3.5 PCA模块4看家狗定时器模式184

5.4　7源4优先级中断系统185

5.4.1　中断操作186

5.5.1 内部数据存储器188

5.5　数据存储器188

5.5.2　外部数据存储器189

5.6　程序存储器——FLASH（闪存）190

5.7　复位后代码引导与ROM固件192

5.8　在系统烧录（ISP）194

5.9　在应用烧录（IAP）201

5.10　P89C51Rx2片内硬件看门狗定时器209

5.11　CPU和外设的时钟210

5.12　本章回味与思考210

第6章　P89C660/662/664/668系列212

6.1　前言212

6.2　P89C660/662/664/668总体概况214

6.2.1　P89C66x存储器214

6.2.2　P89C66x片上资源214

6.2.4　P89C66x芯片片腿定义218

6.2.3　P89C66x芯片的片腿功能和封装218

6.3　P89C66x PCA（可编程计数器阵列）220

6.4　8源4优先级中断系统221

6.5　数据存储器225

6.6　程序存储器225

6.7　串行I/O口226

6.7.1　概述226

6.7.2　预备知识228

6.7.3　I2C总线工作原理229

6.7.4　SIO1的片上硬件逻辑232

6.7.5　SIO1各模式操作过程239

6.7.6　操作SIO1的软件说明248

6.7.7　I2C自动串口传输程序框架256

6.8　本章回味与思考265

附录A　ASCII码表267

附录B　十六进制数变十进制数转换表269

附录C　增强核80C51闪存系列仿真器及实验仪271