集成电路设计CAD/EDA工具实用教程2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

集成电路设计CAD/EDA工具实用教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分　模拟集成电路设计工具及使用3

第1章　典型电路仿真工具软件3

1.1　Cadence电路仿真工具包3

1.1.1　设计环境简介3

1.1.2　电路图输入工具Virtuoso Schematic Composer6

1.1.3　仿真环境工具Analog Design Environment7

1.1.4　仿真结果的显示及处理11

1.1.5　建立子模块11

1.1.6　设计实例——D触发器13

1.2 Hspice电路仿真工具16

1.2.1　Hspice简介16

1.2.2*.sp文件的生成16

1.2.3　运行与仿真17

1.3　UltraSim仿真技术19

1.3.1　UltraSim简介19

1.3.2　仿真环境设置19

1.4　芯片封装的建模与带封装信息的仿真23

1.4.1　射频IC封装简介23

1.4.2　PKG软件的具体使用24

第2章　模拟集成电路设计及仿真实例29

2.1 电压基准源设计及仿真29

2.1.1 电压基准源简介29

2.1.2　电压基准源分类29

2.1.3　实现带隙基准源的原理30

2.1.4　基准源启动电路32

2.1.5　基准源噪声33

2.1.6　基准源输出驱动33

2.1.7　基准源计算机仿真34

2.1.8　基准源的版图设计37

2.2　CMOS集成电路噪声分析及仿真38

2.2.1　噪声类型39

2.2.2　噪声分析方法41

2.2.3　连续时间系统的噪声仿真42

2.3　开关电容电路仿真43

2.3.1 开关电容电路简介43

2.3.2 开关电容电路的精度46

2.3.3　使用双相无交叠时钟的开关电容电路的分析方法46

2.3.4　开关电容电路的Cadence仿真方法48

2.3.5　开关电容电路频率响应仿真49

2.3.6　开关电容电路的噪声仿真53

第3章　版图绘制及其工具软件61

3.1 典型CMOS工艺流程简介61

3.2　设计规则简介64

3.3　Virtuoso软件简介及使用66

3.3.1 Virtuoso软件启用66

3.3.2 Virtuoso快捷键的使用69

3.3.3　设计实例——反相器版图绘制70

3.3.4 PDK简介73

3.4 Laker软件简介及使用76

3.4.1 Laker使用时需要的文件77

3.4.2 Laker软件启用及主窗口77

3.4.3 Laker基本版图编辑功能78

3.4.4 Laker特有高级版图编辑功能81

3.4.5　原理图驱动的版图编辑83

3.4.6　设计实例——设计规则驱动的版图设计83

3.4.7　设计实例——利用Mcell完成一个二输入与非门的版图设计85

3.5　版图设计中的相关主题88

3.5.1　天线效应88

3.5.2 Dummy的设计89

3.5.3 Guard Ring的设计91

3.5.4 Match的设计92

第4章　版图验证与后仿真94

4.1 版图验证与后仿真简介94

4.2 Diva验证工具95

4.2.1 DivaDRC规则文件95

4.2.2 Diva版图提取文件98

4.2.3 LVS文件的介绍99

4.2.4　寄生参数提取文件100

4.2.5　设计实例——非门的版图验证101

4.3 Calibre验证工具106

4.3.1 Calibre规则文件106

4.3.2 Calibre使用方法108

4.3.3 数模混合电路LVS的操作方法114

第5章　设计所需规则文件的详细说明117

5.1　完整的Diva DRC Extract LVS规则文件117

5.1.1 DivaDRC规则文件117

5.1.2 Diva Extract规则文件119

5.1.3 Diva LVS规则文件120

5.2 Diva层次处理语句的图文解释120

5.2.1　逻辑命令121

5.2.2　关系命令122

5.2.3　选择命令126

5.2.4　尺寸命令127

5.2.5　层生成命令128

5.2.6　存储命令129

5.3 Diva中DRC和寄生参数提取语句129

5.3.1 DivaDRC语句129

5.3.2 Diva寄生参数提取语句132

第二部分　数字集成电路设计工具及使用138

第6章　系统级建模与数模混合仿真138

6.1 Matlab简介139

6.2 Matlab的Toolboxes140

6.2.1　数字信号处理140

6.2.2　滤波器设计140

6.2.3 Link For ModelSim141

6.3 Matlab的编程145

6.4 Simulink仿真基础147

6.4.1 Simulink简介147

6.4.2 Simulink的模块147

6.4.3 Simulink仿真参数的设定148

6.4.4　设计实例——Simulink操作与几个常用数字系统模型的仿真149

6.5 Verilog-A简介154

6.6 Verilog-A编程154

6.6.1　基本语法155

6.6.2　基本表达式156

6.6.3　模拟运算符157

6.6.4 Verilog-A仿真157

6.7 Verilog-A建模实例158

6.7.1　反相器158

6.7.2　利用Cadence中的向导产生模拟模块162

6.8 Spectre-verilog混合信号仿真164

6.8.1 Spectre-verilog仿真简介164

6.8.2　创建模拟模块164

6.8.3　创建数字模块165

6.8.4　设置仿真配置文件166

6.8.5　设置和检查模块划分167

6.8.6　设置数模接口169

6.8.7　设置仿真菜单及仿真结果170

第7章　数字电路设计与Verilog171

7.1 HDL设计方法学171

7.1.1　数字电路设计方法171

7.1.2　硬件描述语言171

7.1.3　设计方法学简介172

7.1.4 Verilog HDL简介173

7.2 Verilog HDL建模174

7.2.1　模块174

7.2.2　时延177

7.2.3　三种建模方式177

7.3 Verilog HDL基本语法181

7.3.1　标识符181

7.3.2　注释181

7.3.3　格式182

7.3.4　数字值集合182

7.3.5　数据类型184

7.3.6　运算符和表达式185

7.3.7　条件语句189

7.3.8 case语句191

7.4　结构建模191

7.4.1　模块定义191

7.4.2　模块端口192

7.4.3　实例化语句192

7.5　数据流建模194

7.5.1　连续赋值语句194

7.5.2　阻塞赋值语句195

7.5.3　非阻塞赋值语句196

7.5.4　设计实例——频率计数器197

7.6　行为建模198

7.6.1　行为建模简介198

7.6.2　顺序语句块198

7.6.3　过程赋值语句198

7.7　可综合设计200

7.7.1　设计准则200

7.7.2　进程划分准则201

7.7.3　可综合子集201

7.7.4　可综合设计中的组合电路设计201

7.7.5　可综合设计中的时序电路设计202

第8章　硬件描述语言的软件仿真与FPGA硬件验证203

8.1　ModelSim使用203

8.1.1 ModelSim启动204

8.1.2 ModelSim仿真流程204

8.1.3　编译工艺资源库207

8.1.4　调试207

8.1.5 ModelSim仿真小结208

8.2 NC-Verilog使用208

8.2.1 ncvlog命令208

8.2.2 ncelab命令210

8.2.3 ncsim命令211

8.2.4 NC-Verilog仿真小结212

8.3　用Debussy调试仿真结果212

8.4 HDL仿真总结214

8.5 FPGA硬件验证214

8.5.1 FPGA基本组成215

8.5.2 FPGA设计流程216

8.5.3 FPGA下载配置219

第9章　逻辑综合与Design Compiler230

9.1　逻辑综合230

9.2 用Design Compiler综合电路231

9.2.1 Design Analyzer的启动232

9.2.2 设计读入233

9.2.3　链接236

9.2.4　实例唯一化236

9.2.5　设计环境238

9.2.6　设计约束243

9.2.7　设计的逻辑综合249

9.2.8　逻辑综合结果的分析250

9.2.9　逻辑综合结果的保存253

9.2.10　时序约束文件的导出254

9.3 Synplify的使用方法254

9.3.1 Synplify概述254

9.3.2 Synplify设计流程254

9.3.3 Synplify文件类型总结257

第10章 自动布局布线及Astro259

10.1 Astro简介259

10.2 数据准备259

10.2.1　库文件260

10.2.2　工艺文件262

10.2.3　设计文件262

10.3　利用Astro进行布局布线的设计流程264

10.3.1　工具启动264

10.3.2　创建设计库264

10.3.3　读入网表文件266

10.3.4　打开设计库和设计单元267

10.3.5　布局规划268

10.3.6　布局276

10.3.7　时钟树综合283

10.3.8　布线前的电源／地线检查288

10.3.9　布线289

10.3.10　可制造性设计处理294

10.3.11　版图验证295

10.3.12　数据输出296

第11章　数字集成电路设计的验证方法学298

11.1 OVM验证方法学介绍298

11.2　验证工具QuestaSim软件介绍301

11.3　使用OVM搭建验证环境307

11.4　随机验证318

第12章　可测性设计及可测性设计软件使用323

12.1　可测性设计基础323

12.1.1　测试323

12.1.2 可测性设计323

12.1.3　故障模型323

12.1.4　自动测试矢量生成325

12.1.5　可测性设计的常用方法326

12.2　使用DFTC进行可测性设计328

12.2.1 Synopsys的DFT流程328

12.2.2 DFT扫描链插入329

12.2.3 Synopsys Adaptive Scan压缩332

12.3　使用TetraMAX进行ATPG生成332

12.3.1 TetraMAX的图形界面333

12.3.2 TetraMAX的基本流程333

12.3.3 ATPG测试向量生成334

12.4 DFT设计实例336

12.4.1　设计代码编写337

12.4.2　综合并插入扫描链的过程338

12.4.3 ATPG自动测试矢量生成341

参考文献346