数字逻辑设计 第2版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字逻辑设计 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 逻辑电路导论1

1.1 开关电路数学表示方法初步1

1.1.1 真值表1

1.1.2 二进制编码2

1.1.3 真值表的常见形式3

1.1.4 分析与综合3

1.2 逻辑代数4

1.2.1 逻辑代数的基本运算4

1.2.2 逻辑函数6

1.2.3 逻辑代数的基本公式和运算规则6

1.3 用与门、或门和非门进行逻辑综合9

1.4 公式法化简逻辑函数10

1.5 卡诺图12

1.5.1 卡诺图是真值表的图形表示12

1.5.2 用卡诺图化简逻辑函数12

1.5.3 概念提升16

1.6 逻辑函数的标准形式18

1.6.1 函数的“积之和”表达式18

1.6.2 函数的“和之积”表达式18

1.6.3 两种表达形式的互换19

1.6.4 包含无关项的逻辑函数的化简20

1.7 表格法化简逻辑函数22

1.7.1 求质蕴含项集合23

1.7.2 求最小覆盖25

1.7.3 表格法小结31

1.8 解题示例32

【本章小结】33

【习题】34

第2章 数字集成电路的基本元件——门电路37

2.1 概述37

2.2 TTL集成门电路40

2.2.1 TTL与非门简介40

2.2.2 TTL与非门的外特性及其参数41

2.2.3 集电极开路的与非门44

2.2.4 TTL三态门45

2.3 MOS场效应晶体管46

2.4 MOS门电路50

2.4.1 NMOS门电路50

2.4.2 CMOS门电路52

2.4.3 其他类型的CMOS门电路54

2.4.4 CMOS逻辑门电性能分析56

2.4.5 不同类型逻辑门的配合问题58

2.5 74系列中小规模集成电路芯片58

2.6 可编程逻辑器件58

2.6.1 可编程逻辑阵列PLA59

2.6.2 编程阵列逻辑PAL和GAL59

2.6.3 复杂可编程器件60

2.6.4 现场可编程门阵列60

2.6.5 可编程开关的物理实现61

2.6.6 CPLD和FPGA特点比较63

【本章小结】63

【习题】64

第3章 组合逻辑电路的优化实现66

3.1 组合逻辑电路的特点与优化实现66

3.2 单输出函数和多输出函数67

3.2.1 多输出函数的化简67

3.2.2 多输出函数的优化实现71

3.2.3 用EDA工具优化实现组合逻辑电路示例72

3.3 多级逻辑电路的综合74

3.3.1 提取公因子74

3.3.2 功能分解75

3.4 组合逻辑电路积木块76

3.4.1 多路选择器76

3.4.2 用LUT构建更大规模的组合逻辑电路78

3.4.3 编码器78

3.4.4 译码器81

3.4.5 数值比较器82

3.4.6 算术逻辑运算电路83

3.5 组合逻辑电路中的竞争和险象83

3.5.1 险象的分析83

3.5.2 险象的消除86

3.6 解题示例87

【本章小结】90

【习题】90

第4章 数的表示方法和算术运算电路94

4.1 数制和编码94

4.1.1 数的位置表示法94

4.1.2 二进制数和十进制数的相互转换95

4.1.3 八进制数的二进制编码97

4.1.4 十六进制数的二进制编码97

4.1.5 十进制数的二进制编码98

4.1.6 格雷码100

4.1.7 字符编码100

4.1.8 奇偶校验码102

4.2 无符号数的加法运算104

4.2.1 二进制整数的加法运算104

4.2.2 BCD码形式的十进制数加法运算107

4.3 有符号数的表示方法和算术运算110

4.3.1 二进制定点数的原码表示形式110

4.3.2 二进制定点数的补码表示形式和加减运算110

4.3.3 二进制定点数的反码表示形式和加减运算114

4.4 用EDA工具设计算术运算电路示例116

【本章小结】121

【习题】121

第5章 锁存器、触发器和寄存器124

5.1 锁存器124

5.1.1 基本R-S锁存器124

5.1.2 选通D锁存器125

5.2 D触发器128

5.2.1 从总体的角度观察D触发器128

5.2.2 D触发器和D锁存器的比较131

5.2.3 带使能控制的D触发器131

5.3 主从D触发器133

5.4 其他类型的触发器134

5.4.1 T触发器134

5.4.2 JK触发器135

5.5 寄存器136

5.6 设计示例138

【本章小结】142

【习题】142

第6章 同步时序电路144

6.1 同步时序电路概述144

6.2 同步时序电路的设计146

6.2.1 状态图和状态表147

6.2.2 状态分配149

6.2.3 确定激励函数和输出函数150

6.2.4 VHDL行为描述与使用EDA工具设计150

6.3 状态化简152

6.3.1 完全规定的有限状态机和不完全规定的有限状态机152

6.3.2 状态化简算法152

6.4 同步时序电路中的竞争和险象154

6.4.1 状态变迁序列与险象的关系154

6.4.2 在VHDL行为描述中指定状态编码156

6.5 算法状态机图157

6.6 解题示例158

【本章小结】168

【习题】169

第7章 异步时序电路173

7.1 异步时序电路的特点173

7.2 脉冲异步时序电路173

7.2.1 脉冲异步时序电路的分析174

7.2.2 脉冲异步时序电路的综合176

7.3 电位异步时序电路180

7.3.1 电位异步时序电路的分析181

7.3.2 电位异步时序电路的综合183

7.4 电位异步时序电路综合中防范险象的措施188

7.5 解题示例195

【本章小结】204

【习题】204

第8章 数字系统设计207

8.1 数字系统的特点和设计方法207

8.2 交通灯控制器设计208

8.3 求最大值电路的设计214

8.4 数字系统中某些技术细节219

8.4.1 减少时钟偏移的布线网络220

8.4.2 触发器的异步输入220

8.4.3 消除机械开关抖动的电路220

【本章小结】221

【习题】221

附录A EDA工具QuartusⅡ简介224

A.1 QuartusⅡ的安装与运行224

A.2 设计流程227

A.3 项目的建立与版本管理229

A.3.1 建立一个新项目229

A.3.2 QuartusⅡ项目的版本管理231

A.4 设计的原理图描述233

A.4.1 进入原理图编辑器233

A.4.2 从元件库中调入元件符号234

A.4.3 绘制原理图235

A.5 设计的VHDL描述236

A.5.1 进入文本编辑器236

A.5.2 在文本编辑器中编辑VHDL文件237

A.5.3 发现并纠VHDL代码中的错误239

A.5.4 保存文件239

A.6 综合和编译240

A.6.1 进入编译器240

A.6.2 发现并纠正原理图中的错误242

A.7 模拟验证242

A.7.1 使用波形编辑器绘制测试向量波形243

A.7.2 执行模拟246

A.8 层次化设计实例248

A.8.1 在原理图编辑器中实现层次化设计248

A.8.2 VHDL设计描述与原理图混合使用的层次化设计251

A.9 时序分析器254

A.10 调用带参数的库元件256

A.10.1 在原理图编辑器中创建一个存储器256

A.10.2 初始化存储器的内容261

A.10.3 存储器的模拟实例262

A.11 可编程器件的物理实现263

A.11.1 引脚分配263

A.11.2 对目标器件编程266

A.12 用SignalTapⅡ实时测试FPGA中的信号波形271

附录B 硬件描述语言VHDL简介277

B.1 VHDL的产生与发展277

B.2 用VHDL建立电路模型278

B.2.1 电路模型278

B.2.2 实体声明与结构体279

B.2.3 结构体的描述方式281

B.2.4 标识符281

B.3 面向模拟器的某些特性282

B.3.1 模拟周期283

B.3.2 延迟时间283

B.4 VHDL中的对象284

B.5 数据类型285

B.5.1 标量类型286

B.5.2 复合类型287

B.5.3 子类型289

B.5.4 文件类型289

B.5.5 类型转换289

B.6 VHDL的词法单元291

B.6.1 注释291

B.6.2 数字291

B.6.3 字符292

B.6.4 字符串292

B.6.5 位串292

B.7 属性293

B.8 表达式与运算符295

B.9 子程序——过程与函数299

B.10 程序包与设计库300

B.10.1 程序包——设计中的数据共享300

B.10.2 设计库302

B.10.3 VHDL中名字的可见性302

B.10.4 library语句和use语句303

B.11 行为描述304

B.11.1 进程语句304

B.11.2 行为模型的顺序性305

B.11.3 行为模型的并行性312

B.12 结构描述316

B.12.1 端口的基本特征316

B.12.2 元件例化语句317

B.12.3 配置指定318

B.12.4 规则结构319

B.12.5 无连接端口320

B.13 重载321

B.14 VHDL保留字和预定义程序包322

B.14.1 VHDL保留字322

B.14.2 标准程序包STANDARD323

B.14.3 IEEE多值逻辑系统程序包std_logic_1164330

参考文献333