微电子与集成电路设计系列规划教材 SoC设计方法与实现 第3版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

微电子与集成电路设计系列规划教材 SoC设计方法与实现 第3版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 SoC设计绪论1

1.1 微电子技术概述1

1.1.1 集成电路的发展1

1.1.2 集成电路产业分工2

1.2 SoC概述3

1.2.1 什么是SoC3

1.2.2 SoC的优势4

1.3 SoC设计的发展趋势及面临的挑战5

1.3.1 SoC设计技术的发展与挑战5

1.3.2 SoC设计方法的发展与挑战10

1.3.3 未来的SoC12

本章参考文献12

第2章 SoC设计流程13

2.1 软硬件协同设计13

2.2 基于标准单元的SoC芯片设计流程15

2.3 基于FPGA的SoC设计流程19

2.3.1 FPGA的结构19

2.3.2 基于FPGA的设计流程23

本章参考文献27

第3章 SoC设计与EDA工具28

3.1 电子系统级设计与工具28

3.2 验证的分类及相关工具28

3.2.1 验证方法的分类29

3.2.2 动态验证及相关工具29

3.2.3 静态验证及相关工具30

3.3 逻辑综合及综合工具31

3.3.1 EDA工具的综合流程32

3.3.2 EDA工具的综合策略32

3.3.3 优化策略32

3.3.4 常用的逻辑综合工具33

3.4 可测性设计与工具33

3.4.1 测试和验证的区别33

3.4.2 常用的可测性设计33

3.5 布局布线与工具36

3.5.1 EDA工具的布局布线流程36

3.5.2 布局布线工具的发展趋势36

3.6 物理验证及参数提取与相关的工具36

3.6.1 物理验证的分类37

3.6.2 参数提取37

3.7 著名EDA公司与工具介绍39

3.8 EDA工具的发展趋势40

本章参考文献41

第4章 SoC系统架构设计42

4.1 SoC系统架构设计的总体目标与各个阶段42

4.1.1 功能设计阶段43

4.1.2 应用驱动的系统架构设计阶段43

4.1.3 平台导向的系统架构设计阶段43

4.2 SoC中常用的处理器43

4.2.1 通用处理器44

4.2.2 处理器的选择45

4.3 SoC中常用的总线45

4.3.1 AMBA总线46

4.3.2 CoreConnect总线47

4.3.3 Wishbone总线48

4.3.4 开放核协议48

4.3.5 复杂的片上总线架构49

4.4 SoC中典型的存储器50

4.4.1 存储器分类50

4.4.2 静态随机存储器SRAM51

4.4.3 动态随机存储器DRAM52

4.4.4 闪存Flash54

4.4.5 新型存储器54

4.5 多核SoC的系统架构设计57

4.5.1 可用的并发性57

4.5.2 多核SoC设计中的系统架构选择57

4.5.3 多核SoC的性能评价59

4.5.4 几种典型的多核SoC系统架构60

4.6 SoC中的软件架构62

4.7 电子系统级（ESL）设计64

4.7.1 ESL发展的背景64

4.7.2 ESL设计基本概念65

4.7.3 ESL设计的流程66

4.7.4 ESL设计的特点67

4.7.5 ESL设计的核心——事务级建模69

4.7.6 事务级建模语言简介及设计实例78

4.7.7 ESL设计的挑战91

本章参考文献91

第5章 IP复用的设计方法92

5.1 IP的基本概念和IP分类92

5.2 IP设计流程94

5.2.1 设计目标94

5.2.2 设计流程94

5.3 IP的验证99

5.4 IP核的选择100

5.5 IP市场101

5.6 IP复用技术面临的挑战103

5.7 IP标准组织104

5.8 基于平台的SoC设计方法105

5.8.1 平台的组成与分类106

5.8.2 基于平台的SoC设计方法流程与特点106

5.8.3 基于平台的设计实例107

本章参考文献108

第6章 RTL代码编写指南109

6.1 编写RTL代码之前的准备109

6.1.1 与团队共同讨论设计中的问题109

6.1.2 根据芯片架构准备设计说明书109

6.1.3 总线设计的考虑110

6.1.4 模块的划分110

6.1.5 对时钟的处理113

6.1.6 IP的选择及设计复用的考虑113

6.1.7 对可测性的考虑114

6.1.8 对芯片速度的考虑115

6.1.9 对布线的考虑115

6.2 可综合RTL代码编写指南115

6.2.1 可综合RTL代码的编写准则115

6.2.2 利用综合进行代码质量检查118

6.3 调用Synopsys DesignWare来优化设计119

本章参考文献120

第7章 同步电路设计及其与异步信号交互的问题121

7.1 同步电路设计121

7.1.1 同步电路的定义121

7.1.2 同步电路的时序收敛问题121

7.1.3 同步电路设计的优点与缺陷122

7.2 全异步电路设计123

7.2.1 异步电路设计的基本原理123

7.2.2 异步电路设计的优点与缺点125

7.3 异步信号与同步电路交互的问题及其解决方法125

7.3.1 亚稳态126

7.3.2 异步控制信号的同步及其RTL实现129

7.3.3 异步时钟域的数据同步及其RTL实现133

7.4 SoC设计中的时钟规划策略137

本章参考文献138

第8章 综合策略与静态时序分析方法139

8.1 逻辑综合139

8.1.1 流程介绍139

8.1.2 SoC设计中常用的综合策略141

8.2 物理综合的概念142

8.2.1 物理综合的产生背景142

8.2.2 操作模式143

8.3 实例——用Synopsys的工具Design Compiler（DC）进行逻辑综合144

8.3.1 指定库文件144

8.3.2 读入设计145

8.3.3 定义工作环境145

8.3.4 设置约束条件146

8.3.5 设定综合优化策略148

8.3.6 设计脚本举例148

8.4 静态时序分析150

8.4.1 基本概念150

8.4.2 实例——用Synopsys的工具PrimeTime进行时序分析153

8.5 统计静态时序分析159

8.5.1 传统的时序分析的局限160

8.5.2 统计静态时序分析的概念160

8.5.3 统计静态时序分析的步骤161

本章参考文献161

第9章 SoC功能验证162

9.1 功能验证概述162

9.1.1 功能验证的概念162

9.1.2 SoC功能验证的挑战163

9.1.3 SoC功能验证的发展趋势163

9.2 功能验证方法与验证规划163

9.3 系统级功能验证165

9.3.1 系统级的功能验证165

9.3.2 软硬件协同验证167

9.4 仿真验证自动化168

9.4.1 激励的生成169

9.4.2 响应的检查170

9.4.3 覆盖率的检测170

9.5 基于断言的验证171

9.5.1 断言语言172

9.5.2 基于断言的验证174

9.5.3 断言的其他用途175

9.6 UVM验证方法学176

本章参考文献178

第10章 可测性设计179

10.1 集成电路测试概述179

10.1.1 测试的概念和原理179

10.1.2 测试及测试矢量的分类179

10.1.3 自动测试设备180

10.2 故障建模及ATPG原理181

10.2.1 故障建模的基本概念181

10.2.2 常见故障模型181

10.2.3 ATPG基本原理184

10.2.4 ATPG的工作原理184

10.2.5 ATPG工具的使用步骤185

10.3 可测性设计基础185

10.3.1 可测性的概念185

10.3.2 可测性设计的优势和不足187

10.4 扫描测试（SCAN）187

10.4.1 基于故障模型的可测性187

10.4.2 扫描测试的基本概念188

10.4.3 扫描测试原理189

10.4.4 扫描设计规则191

10.4.5 扫描测试的可测性设计流程及相关EDA工具192

10.5 存储器的内建自测193

10.5.1 存储器测试的必要性193

10.5.2 存储器测试方法194

10.5.3 BIST的基本概念195

10.5.4 存储器的测试算法196

10.5.5 BIST模块在设计中的集成198

10.6 边界扫描测试200

10.6.1 边界扫描测试原理200

10.6.2 IEEE 1149.1标准200

10.6.3 边界扫描测试策略和相关工具204

10.7 其他DFT技术204

10.7.1 微处理器核的可测性设计204

10.7.2 Logic BIST206

10.8 DFT技术在SoC中的应用207

10.8.1 模块级的DFT技术207

10.8.2 SoC中的DFT应用208

本章参考文献209

第11章 低功耗设计210

11.1 为什么需要低功耗设计210

11.2 功耗的类型211

11.3 低功耗设计方法215

11.4 低功耗技术216

11.4.1 静态低功耗技术216

11.4.2 动态低功耗技术218

11.4.3 门级优化技术221

11.4.5 低功耗SoC系统的动态管理224

11.4.6 低功耗SoC设计技术的综合考虑225

11.5 低功耗分析和工具225

11.6 UPF及低功耗设计实现226

11.6.1 基于UPF的设计流程227

11.6.2 UPF功耗描述文件举例227

11.7 低功耗设计趋势228

本章参考文献229

第12章 后端设计230

12.1 时钟树综合230

12.2 布局规划234

12.3 布线236

12.4 ECO技术238

12.5 功耗分析239

12.6 信号完整性的考虑240

12.6.1 信号完整性的挑战240

12.6.2 压降和电迁移242

12.6.3 信号完整性问题的预防、分析和修正243

12.7 物理验证244

12.8 可制造性设计／面向良品率的设计245

12.8.1 DFM/DFY的基本概念245

12.8.2 DFM/DFY方法246

12.8.3 典型的DFM/DFY问题及解决方法246

12.8.4 DFM/DFY技术的发展趋势249

12.9 后端设计技术的发展趋势249

本章参考文献250

第13章 SoC中数模混合信号IP的设计与集成251

13.1 SoC中的数模混合信号IP251

13.2 数模混合信号IP的设计流程251

13.3 基于SoC复用的数模混合信号（AMS）IP包253

13.4 数模混合信号（AMS）IP的设计及集成要点253

13.4.1 接口信号253

13.4.2 模拟与数字部分的整体布局254

13.4.3 电平转换器的设计254

13.4.4 电源的布局与规划255

13.4.5 电源／地线上跳动噪声的消除256

13.4.6 其他方面的考虑256

13.5 数模混合IP在SoC设计中存在的问题和挑战257

13.6 SoC混合集成的新趋势257

本章参考文献260

第14章 I/O环的设计和芯片封装261

14.1 I/O单元介绍261

14.2 高速I/O的噪声影响261

14.3 静电保护262

14.3.1 ESD的模型及相应的测试方法263

14.3.2 ESD保护电路的设计265

14.4 I/O环的设计268

14.4.1 考虑对芯片的尺寸的影响268

14.4.2 考虑对芯片封装的影响269

14.4.3 考虑对噪声的影响270

14.4.4 考虑对芯片ESD的影响270

14.5 SoC芯片封装270

14.5.1 微电子封装的功能270

14.5.2 微电子封装的发展趋势271

14.5.3 当前的封装技术271

14.5.4 封装技术发展的驱动力273

本章参考文献274

第15章 课程设计与实验275

15.1 基于ESL设计方法的Motion-JPEG视频解码器设计275

15.1.1 实验内容275

15.1.2 实验准备工作276

15.1.3 SoCLib ESL仿真平台及MJPEG解码流程的介绍278

15.1.4 实验1 构建基于SoCLib的单核SoC279

15.1.5 实验2 构建基于SoCLib的MPSoC286

15.1.6 实验3 系统软件开发——嵌入式操作系统及设备驱动设计292

15.1.7 实验4 面向MJPEG解码的MPSoC系统优化293

15.2 实验——基于ARM7TDMI处理器的SoC设计295

15.2.1 任务目标295

15.2.2 设计参考295

15.2.3 建议使用的EDA工具296

15.2.4 基本SoC设计方案296

15.2.5 实验要求298

15.3 项目进度管理298

15.3.1 项目任务与进度阶段298

15.3.2 进度的管理299

本章参考文献305

附录A Pthread多线程编程接口306

附录B SoCLib系统支持包309