高性能个人计算机硬件结构及接口2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

高性能个人计算机硬件结构及接口PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 PC微机结构及系统总线的发展1

l.l 微机系统总线的概念和指标1

1.1.1 微机系统总线的基本概念1

1.1.2 总线的性能指标2

1.2 PC/XT微机结构及PC总线5

1.3 PC/AT微机结构及ISA总线6

1.4 EISA总线7

1.5 VESA总线9

1.6 PCI总线及高档PC微机的三级总线结构10

第2章 PCI局部总线12

2.1 PCI总线信号定义12

2.1.1 总线信号12

2.1.2 信号类型13

2.1.3 信号功能组13

2.2 PCI总线命令类型19

2.3 PCI协议基础20

2.3.1 基本的传送控制20

2.3.2 PCI地址空间及寻址21

2.3.3 总线的驱动和周转22

2.4 主要的总线操作23

2.4.1 读事务23

2.4.2 写事务24

2.4.3 错误功能25

2.4.4 事务的终止27

2.4.5 设备选择及减译码32

2.4.6 总线的仲裁与停靠33

2.4.7 快速的背靠背事务34

2.4.8 等待时间36

2.4.9 独占性访问42

2.4.10 高速缓存支持45

2.4.11 特殊周期50

2.4.12 配置访问51

2.4.13 中断响应周期60

2.4.14 64位总线扩展61

2.5 PCI配置空间65

2.5.1 配置空间的组织结构66

2.5.2 配置空间的功能66

第3章 主桥、主存储器及二级Cache76

3.1 主桥及主桥在系统中的位置76

3.1.1 主桥结构及功能概述77

3.1.2 主桥的引脚信号85

3.1.3 主桥中的寄存器及相关功能93

3.2 L2 Cache及其控制111

3.2.1 高速缓存的直接映射方法的一般原理111

3.2.2 L2 Cache的组织112

3.2.3 L2 Cache的SRAM阵列113

3.2.4 L2 Cache的读写策略和一致性协议115

3.3 系统主存储器及其控制118

3.3.1 DRAM原理简介118

3.3.2 主存的组织118

3.3.3 DRAM的访问时序120

第4章 PCI-ISA桥及系统I/0接口129

4.1 SIO的组成框图及内部寄存器129

4.1.1 组成框图129

4.1.2 SIO内部寄存器129

4.2 SIO的PCI和ISA接口134

4.2.1 SIO支持的周期类型134

4.2.2 数据缓冲135

4.2.3 PCI接口的基本操作137

4.2.4 ISA接口信号描述139

4.2.5 U总线支持逻辑与U总线接口142

4.3 DMA控制逻辑及ISA总线仲裁146

4.3.1 82C37 DMA控制器工作原理综述147

4.3.2 SIO的DMA逻辑150

4.3.3 DMA分散／集中传送154

4.3.4 ISA总线请求源及ISA总线仲裁器158

4.4 地址译码及空间映射161

4.4.1 PCI地址译码器161

4.4.2 DMA/1SA主设备地址译码器170

4.5 SIO内部的PCI仲裁器174

4.5.1 PCI仲裁器引脚信号描述174

4.5.2 仲裁方案176

4.5.3 FLSHREQ＃、MEMREQ＃和MEMACK＃协议179

4.5.4 避免反复Retry180

4.5.5 总线停靠181

4.5.6 总线锁定181

4.6 中断控制器182

4.6.1 可屏蔽中断控制器182

4.6.2 SIO的非屏蔽中断逻辑192

4.7 SIO的定时器193

4.7.1 时间间隔定时器193

4.7.2 BIOS定时器195

4.8 SIO的电源管理功能196

4.8.1 三种电源状态及相互转换196

4.8.2 电源管理功能的基础196

4.8.3 电源管理机构的寄存器198

4.8.4 SIO的电源管理措施203

第5章 其它I/0接口206

5.1 键盘接口206

5.1.1 键盘接口电路206

5.1.2 键盘控制器208

5.2 实时时钟RTC/CMOS SRAM电路209

5.2.1 RTC的结构及有关信号209

5.2.2 RTC内部寄存器及其功能210

5.2.3 RTC的电源管理215

5.3 串行通信接口215

5.3.1 异步串行通信的基本概念216

5.3.2 串行总线标准RS-232C219

5.3.3 异步串行通信接口222

5.4 并行通信接口231

第6章 多处理器系统的中断结构235

6.1 局部APIC236

6.1.1 局部APIC的存在判断236

6.1.2 局部APIC结构236

6.1.3 局部APIC的使能及其寄存器基地址的重定位236

6.1.4 局部向量表239

6.1.5 定时器241

6.1.6 错误处理242

6.1.7 中断命令寄存器242

6.1.8 中断目标和中断分配245

6.1.9 消息仲裁优先级248

6.1.10 中断的接受248

6.1.11 局部APIC版本寄存器252

6.1.12 局部APIC的状态253

6.2 I/0 APIC253

6.2.1 I/0 APIC的结构254

6.2.2 I/0 APIC的寄存器254

6.2.3 82379AB中两种中断控制器的关系259

6.3 APIC总线及其消息传送261

6.3.1 APIC总线261

6.3.2 APIC总线仲裁261

6.3.3 APIC总线消息262

6.3.4 APIC总线状态周期265

第7章 硬盘机接口268

7.1 硬盘机系统概述268

7.1.1 硬磁盘存储器的组成268

7.1.2 硬盘接口规范275

7.2 PCI-IDE硬盘控制器278

7.2.1 PCI646U2的引脚描述279

7.2.2 PCI646U2的配置寄存器及功能282

7.2.3 任务文件寄存器290

7.2.4 PIO模式及其中断处理291

7.3 PCI一SCSI I/O处理器292

7.3.1 SCSI基本知识292

7.3.2 SYM53C895的引脚信号297

7.3.3 SYM53C895的内部结构301

7.3.4 SYM53C895的操作寄存器308

7.3.5 SYM53C895的主要功能310

第8章 USB通用串行总线接口技术324

8.1 USB及其体系结构概述325

8.1.1 USB系统描述325

8.1.2 物理接口326

8.1.3 电源327

8.1.4 总线协议327

8.1.5 健壮性(Robustness）328

8.1.6 系统配置328

8.1.7 数据流类型329

8.1.8 USB设备329

8.1.9 USB主机331

8.2 USB数据流模型331

8.2.1 总线拓扑结构331

8.2.2 USB通信流334

8.2.3 传输类型337

8.2.4 高速高带宽端点342

8.2.5 Split(分割）事务342

8.2.6 包字段与包格式342

8.2.7 总线传输访问348

8.3 USB设备状态及其操作351

8.3.1 USB设备状态351

8.3.2 USB设备的通用操作354

8.4 USB主机的硬件和软件356

8.4.1 USB主机概述356

8.4.2 主控制器功能358

8.4.3 软件机制概述360

8.5 Hub的结构组织362

8.5.l Hub概述362

8.5.2 下游端口、上游端口和内部端口364

8.5.3 Hub中继器366

8.5.4 挂起和恢复368

8.5.5 Hub端口电源控制369

8.5.6 Hub控制器370

8.5.7 Hub配置373

8.5.8 事务转换器373

8.6 USB通用串行总线接口芯片举例376

8.6.1 8x931结构及其特征377

8.6.2 微控制器核380

8.6.3 8x931存储器382

8.6.4 USB组件383

8.6.5 片内外围设备387

8.6.6 键盘控制接口387