计算机组成原理与系统结构实验指导书 第2版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

计算机组成原理与系统结构实验指导书 第2版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

上篇 简单CISC模型计算机实验3

第1章 实验系统概述3

1.1 系统的功能特点3

1.2 技术指标4

第2章 指令系统5

2.1 指令格式框架5

2.2 寻址方式7

2.3 指令系统设计7

2.4 程序设计12

第3章 实验系统硬件构成14

3.1 总框图及总线概述14

3.2 运算器部件16

3.2.1 运算器及进位和零标志控制电路16

3.2.2 移位器及其控制电路18

3.2.3 寄存器部件的组成19

3.3 存储器部件20

3.4 输入输出单元21

3.4.1 输入单元21

3.4.2 输出单元21

3.4.3 手动单元22

3.5 中断控制23

3.6 控制器部件23

3.6.1 控制器部件的组成23

3.6.2 微指令格式37

3.6.3 模型机结构举例41

3.6.4 微程序设计42

第4章 实验系统基本操作说明49

4.1 实验系统硬件的基本操作49

4.2 实验系统软件的功能及操作52

第5章 教学实验项目64

实验一 算术逻辑运算实验64

实验二 运算器进位控制实验66

实验三 移位控制实验69

实验四 存储器读／写实验70

实验五 总线数据传送控制实验73

实验六 微码的装入及执行75

实验七 简单模型机设计与实现80

实验八 带移位功能的模型机设计与实现88

实验九 具有中断功能的模型机设计与实现95

实验十 复杂模型机的设计与实现102

第6章 扩展接口实验117

实验十一 外接并行口实验117

实验十二 外接定时计数器实验122

第7章 扩展可编程逻辑设计实验129

7.1 可编程逻辑器件简介129

7.2 实验项目133

实验十三 基于CISC处理器的设计与实现133

实验十四 基于RISC处理器的设计与实现138

第8章 实验接线图及芯片资料145

8.1 实验接线图145

8.2 芯片资料151

下篇 基于FPGA的典型RISC实验161

第9章 计算机硬件设计、FPGA与HDL161

9.1 计算机硬件组成、设计与实现161

9.2 FPGA163

9.2.1 可编程逻辑器件163

9.2.2 FPGA的基本结构165

9.3 硬件描述语言166

9.3.1 VHDL167

9.3.2 Verilog HDL168

第10章 MIPS体系结构与指令系统170

10.1 MIPS32数据类型与寄存器170

10.2 MIPS32指令格式、寻址方式和常用指令173

10.2.1 MIPS32指令格式173

10.2.2 MIPS32寻址方式173

10.2.3 MIPS32常用指令175

第11章 Verilog HDL基础181

11.1 Verilog HDL概述181

11.1.1 数字电路的设计方法181

11.1.2 Verilog HDL程序结构182

11.2 Verilog HDL的模块183

11.2.1 模块的结构183

11.2.2 模块的声明与内容184

11.2.3 模块实例与调用185

11.2.4 时间单位与时延187

11.3 词法约定189

11.3.1 标识符189

11.3.2 关键字189

11.3.3 注释190

11.3.4 格式190

11.4 数据类型191

11.4.1 常量191

11.4.2 变量193

11.4.3 标量与向量196

11.4.4 参数197

11.5 表达式与操作符198

11.5.1 表达式与操作数198

11.5.2 操作符198

11.5.3 操作符优先级204

11.6 系统任务和函数205

11.6.1 ＄display和＄write205

11.6.2 系统任务＄monitor208

11.6.3 系统函数＄time和＄realtime208

11.6.4 系统任务＄finish和＄stop209

11.6.5 系统任务＄readmem210

11.6.6 系统任务＄random210

11.7 Verilog HDL建模方式211

11.7.1 建模方式概述211

11.7.2 结构建模方式213

11.7.3 数据流建模方式218

11.7.4 行为建模方式221

第12章 实验系统233

12.1 Nexys3教学开发板简介233

12.2 Nexys3教学开发板硬件系统235

12.2.1 主芯片235

12.2.2 FPGA配置电路236

12.2.3 存储模块237

12.2.4 电源模块238

12.2.5 时钟模块239

12.2.6 USB PROG接口239

12.2.7 USB A型接口240

12.2.8 USB-UART接口241

12.2.9 基本I/O设备241

12.2.10 以太网接口243

12.2.11 VGA接口244

12.2.12 Pmod连接器245

12.2.13 VHDC连接器246

第13章 系统开发平台248

13.1 开发平台简介248

13.2 ISE Design Suite248

13.2.1 ISE简介248

13.2.2 ISE Design Suite的功能249

13.2.3 ISE Design Suite的安装250

13.3 Digilent Adept调试工具256

13.3.1 Digilent Adept简介256

13.3.2 Digilent Adept的安装256

13.4 项目开发流程260

13.4.1 创建工程260

13.4.2 编写代码263

13.4.3 语法检查265

13.4.4 编写测试代码266

13.4.5 仿真268

13.4.6 逻辑综合269

13.4.7 查看电路271

13.4.8 配置管脚272

13.4.9 下载代码275

13.4.10 板卡实验277

第14章 实验项目278

14.1 实验一 全加器设计实验278

14.1.1 实验目的278

14.1.2 实验内容与原理278

14.1.3 实验要求279

14.1.4 实验步骤280

14.1.5 思考与探索280

14.2 实验二 超前进位加法器设计实验280

14.2.1 实验目的280

14.2.2 实验内容与原理281

14.2.3 实验要求282

14.2.4 实验步骤283

14.2.5 思考与探索283

14.3 实验三 多功能ALU设计实验284

14.3.1 实验目的284

14.3.2 实验内容与原理284

14.3.3 实验要求287

14.3.4 实验步骤288

14.3.5 思考与探索289

14.4 实验四 寄存器堆设计实验291

14.4.1 实验目的291

14.4.2 实验内容与原理291

14.4.3 实验要求293

14.4.4 实验步骤294

14.4.5 思考与探索294

14.5 实验五 存储器设计实验296

14.5.1 实验目的296

14.5.2 实验内容与原理296

14.5.3 实验要求303

14.5.4 实验步骤303

14.5.5 思考与探索304

14.6 实验六 MIPS汇编器与模拟器实验305

14.6.1 实验目的305

14.6.2 实验内容与原理305

14.6.3 实验要求311

14.6.4 实验步骤312

14.6.5 思考与探索312

14.7 实验七 取指令与指令译码实验313

14.7.1 实验目的313

14.7.2 实验内容与原理313

14.7.3 实验要求316

14.7.4 实验步骤317

14.7.5 思考与探索317

14.8 实验八 实现R型指令的CPU设计实验318

14.8.1 实验目的318

14.8.2 实验内容与原理318

14.8.3 实验要求324

14.8.4 实验步骤325

14.8.5 思考与探索326

14.9 实验九 实现R-I型指令的CPU设计实验327

14.9.1 实验目的327

14.9.2 实验内容与原理327

14.9.3 实验要求334

14.9.4 实验步骤335

14.9.5 思考与探索335

14.10 实验十 实现R-I-J型指令的CPU设计实验336

14.10.1 实验目的336

14.10.2 实验内容与原理337

14.10.3 实验要求343

14.10.4 实验步骤344

14.10.5 思考与探索345

附录 实验报告模板347

参考文献350