SOC/ASIC设计、验证和测试方法学2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

SOC/ASIC设计、验证和测试方法学PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1.1 集成电路工业发展里程碑1

第1章 绪论1

1.2 半导体技术发展路线图2

1.2.1 国际半导体技术路线图2

1.2.2 路线图技术特性3

1.3 集成电路设计驱动5

1.3.1 微处理器5

1.3.2 模拟混合信号（AMS）设计7

1.3.3 嵌入存储器7

1.3.4 系统芯片（SOC）7

1.4.1 SOC的规范形式8

1.4 SOC设计挑战8

1.4.2 SOC的挑战9

1.4.3 设计挑战10

1.4.4 测试挑战13

参考文献15

第2章 SOC设计16

2.1 SOC模型16

2.1.1 建模分类16

2.1.2 通用模型17

2.1.3 系统模型18

2.1.4 体系结构模型18

2.1.6 实现级性能模型19

2.1.5 硬件模型19

2.1.7 软件模型20

2.2 SOC设计分层20

2.3 SOC系统设计21

2.3.1 系统设计过程21

2.3.2 系统设计的一些重要概念22

2.4 SOC硬件设计24

2.4.1 设计质量的优化标准24

2.4.2 逻辑、电路和物理设计25

2.4.3 验证和测试26

2.5.1 设计重用的概念27

2.5 SOC设计重用技术27

2.5.2 虚拟插座接口（VSI）28

2.6 SOC设计方法学30

2.6.1 基于内核的设计方法30

2.6.2 基于平台的设计方法32

参考文献34

第3章 SOC/ASIC验证36

3.1 验证技术概述36

3.1.1 功能验证36

3.1.2 等价验证39

3.1.3 静态分析验证40

3.1.4 物理验证40

3.2.2 功能覆盖度量41

3.2 模拟41

3.2.1 模拟器41

3.2.3 覆盖分析技术42

3.2.4 验证测试程序43

3.3 验证测试程序自动化44

3.3.1 动态偏置伪随机测试程序生成44

3.3.2 基于模型的伪随机测试程序生成44

3.3.3 基于约束满足问题求解的伪随机测试程序生成45

3.3.4 基于代码覆盖的测试程序生成46

3.4 Lint检验47

3.5 静态时序分析47

3.5.1 静态时序分析方法47

3.5.2 深亚微米集成电路的时序分析方法48

3.6 形式等价检验49

3.6.1 组合形式等价检验49

3.6.2 基于BDD的等价检验50

3.7 形式模型检验52

3.7.1 CTL模型检验53

3.7.2 符号模型检验55

3.8 定理证明验证57

3.9 断言验证58

3.9.1 硬件验证语言58

3.9.2 断言——特性说明59

3.10.1 设计验证计划60

3.9.3 基于断言的验证方法60

3.10 集成电路设计的验证方法学60

3.10.2 SOC验证方法学61

参考文献65

第4章 SOC/ASIC测试69

4.1 测试技术概述69

4.1.1 测试的基本技术69

4.1.2 测试的定义70

4.2 故障模拟71

4.2.1 缺陷、失效和故障71

4.2.2 故障模拟器72

4.3 自动测试向量生成73

4.2.3 故障模拟结果分析73

4.3.1 组合电路测试生成方法74

4.3.2 时序电路测试生成方法74

4.3.3 其他测试生成方法75

4.3.4 测试的评价76

4.4 电流测试76

4.4.1 基本概念76

4.4.2 测试码产生77

4.4.3 深亚微米工艺的影响77

4.5 存储器测试77

4.5.1 存储器模型78

4.5.2 存储器故障模型79

4.5.3 存储器功能测试80

4.6 可测试性设计技术82

4.6.1 可测试性设计目标82

4.6.2 可测试性分析82

4.6.3 特定的可测试性设计方法83

4.6.4 系统化的可测试性设计方法84

4.7 扫描设计85

4.7.1 扫描电路设计85

4.7.2 扫描测试87

4.7.3 扫描链结构88

4.8 边界扫描设计89

4.8.1 边界扫描结构89

4.8.2 测试访问端口（TAP）控制器90

4.8.3 混合信号测试总线93

4.9 内建自测试（BIST）96

4.9.1 逻辑电路BIST（LBIST）96

4.9.2 测试向量生成96

4.9.3 测试响应压缩98

4.10 存储器的可测试性设计100

4.11 SOC的可测试性设计101

4.11.1 内核的测试要求101

4.11.2 SOC测试结构102

4.11.3 SOC测试策略105

4.12 可调试性设计107

4.12.1 调试概念107

4.12.2 硅片调试107

4.12.3 可调试性设计的功能108

4.13 可制造性设计和可维护性设计109

4.14 集成电路的测试方法学110

4.14.1 集成电路的测试设计110

4.14.2 SOC测试方法学110

参考文献111

5.1.1 软件编程语言C/C++114

5.1.2 硬件描述语言Verilog-1995114

5.1 设计语言114

第5章 集成电路设计语言114

5.1.3 硬件描述语言VHDL-1993116

5.1.4 Verilog-2001117

5.1.5 Verilog-AMS125

5.2 验证语言134

5.2.1 硬件验证语言OpenVera134

5.2.2 断言验证语言OVA142

5.3 统一的设计和验证语言147

5.3.1 特性说明语言PSL147

5.3.2 系统级设计语言SystemC153

5.3.3 硬件描述和硬件验证语言SystemVerilog162

5.3.4 Verilog-2005171

5.3.5 VHDL-200x171

5.3.6 新颖的SOC设计语言172

5.4 测试语言173

5.4.1 标准测试接口语言STIL173

5.4.2 内核测试语言CTL175

参考文献176

第6章 Synopsys EDA系统179

6.1 概述179

6.2 Galaxy设计平台184

6.2.1 分层设计方法学184

6.2.2 RTL综合187

6.2.3 静态时序分析191

6.2.4 信号完整性192

6.2.5 电源综合193

6.2.6 测试设计198

6.2.7 物理设计207

6.2.8 Sign-off确认210

6.2.9 设计数据库211

6.3 Discovery验证平台211

6.3.1 系统级分析和设计211

6.3.2 基准验证方法学214

6.3.3 RTL验证218

6.3.4 断言验证220

6.3.5 测试程序自动化226

6.3.6 RTL代码检查227

6.3.7 形式特性检验227

6.3.8 形式等价检验229

6.3.9 覆盖分析231

6.3.10 验证IP内核233

6.3.11 AMS设计和验证234

6.4 设计库237

6.5 可制造性设计238

参考文献241

7.1 Nexperia数字视频平台245

第7章 SOC设计平台实例——Philips Nexperia-DVP245

7.2 数字视频SOC设计246

7.2.1 SOC参考体系结构246

7.2.2 SOC实现249

7.3 数字视频软件249

7.3.1 平台软件249

7.3.2 软件参考体系结构250

7.4 数字视频系统集成251

7.4.1 性能优化251

7.4.2 调度技术252

参考文献254

附录 英文缩写词255