集成电路设计基础2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

集成电路设计基础PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

目录1

第1章集成电路设计概述1

1.1集成电路（IC）的发展1

1.2当前国际集成电路技术发展趋势4

1.3无生产线集成电路设计技术6

1.4代工工艺7

1.5芯片工程与多项目晶圆计划8

1.6集成电路设计需要的知识范围11

1.7集成电路设计相关的参考书、期刊和学术会议13

第2章IC制造材料15

2.1概述15

2.3砷化镓（GaAs）16

2.2硅（Si）16

2.4磷化铟（InP）17

2.5绝缘材料17

2.6金属材料18

2.7多晶硅19

2.8材料系统20

2.8.1 导体材料系统20

2.8.2半导体／绝缘体材料系统20

参考文献21

第3章IC制造工艺22

3.1外延生长（Epitaxy）22

3.2掩膜（Mask）的制版工艺23

3.3.2曝光方式26

3.3.1光刻步骤26

3.3 光刻（Lithography）26

3.4刻蚀（Etching）29

3.5掺杂29

3.6绝缘层的形成31

3.7金属层的形成32

参考文献33

第4章无源元件35

4.1互连线35

4.2电阻35

4.3 电容36

4.4 电感37

4.4.2传输线电感38

4.4.1集总电感38

4.5分布参数元件39

4.5.1集总元件和分布元件39

4.5.2微带线39

4.5.3共面波导（CPW）40

4.5.4传输线元件42

参考文献43

第5章IC有源元件与工艺流程44

5.1概述44

5.2双极性硅工艺45

5.3 HBT工艺46

5.4 MESFET和HEMT工艺47

5.4.1 MESFETs48

5.4.2 HEMT49

5.5 MOS和相关的VLSI工艺51

5.6 PMOS工艺52

5.6.1早期的铝栅工艺52

5.6.2铝栅重叠设计53

5.6.3 自对准技术与标准硅工艺53

5.7 NMOS工艺54

5.7.1 了解NMOS工艺的意义54

5.7.2增强型和耗尽型MOSFET54

5.7.3 E-NMOS工作原理图55

5.7.4 NMOS工艺流程55

5.8 CMOS工艺57

5.8.1一层多晶硅P阱CMOS工艺流程57

5.8.2一层多晶硅两层金属N阱CMOS工艺主要步骤58

5.9 BiCMOS工艺59

参考文献60

第6章MOS场效应管特性61

6.1 MOS场效应管61

6.1.1 MOS的基本结构61

6.1.2 MOS电容的组成62

6.1.3 MOS电容的计算64

6.2 MOS管的阈值电压VT66

6.3影响VT值的四大因素67

6.3.1材料的功函数之差68

6.3.2 SiO2层中可移动的正离子的影响68

6.3.3氧化层中固定电荷的影响70

6.3.4界面势阱的影响71

6.3.5综合以上四大因素后的MOS器件阈值电压VT72

6.4体效应73

6.5 MOSFET的温度特性73

6.6 MOSFET的噪声74

6.7 MOSFET尺寸按比例缩小（Scaling-down）74

6.8 MOS器件的二阶效应77

6.8.1 L和W的变化77

6.8.2迁移率的退化79

6.8.3沟道长度的调制80

6.8.4短沟道效应引起的门限电压的变化80

6.8.5狭沟道引起的门限电压的变化81

6.8.6第二栅现象81

参考文献83

6.8.7电离化83

第7章采用SPICE的集成电路模拟84

7.1集成电路计算机辅助电路模拟程序SPICE84

7.2采用SPICE的电路设计流程84

7.3 电路元件的SPICE输入语句格式85

7.3.1标题、结束和注释语句86

7.3.2基本元件语句86

7.3.3半导体器件91

7.3.4模型语句93

7.3.5子电路描述语句100

7.4电路特性分析指令与控制语句100

7.4.1分析语句101

7.4.2分析控制语句103

7.5 SPICE电路输入文件举例104

7.6 SPICE格式的电路图（Schemetic）编辑106

7.7 SPICE应用经验107

参考文献108

第8章IC版图设计109

8.1工艺流程的定义109

8.2版图设计规则110

8.3 图元（Instances）113

8.4版图设计117

8.5版图检查123

8.6版图数据的提交124

参考文献125

9.1芯片在晶圆上的测试126

第9章集成电路的测试和封装126

9.2芯片载体128

9.3芯片绑定130

9.4高速芯片封装132

9.5混合集成与微组装技术133

参考文献134

第10章 MOS基本电路135

10.1传输门135

10.1.1 NMOS传输门135

10.1.2 PMOS传输门137

10.1.3 CMOS传输门138

10.2传输门的连接139

10.2.1串联139

10.2.2并联140

10.3 NMOS反相器142

10.2.3串并联142

10.4 NMOS反相器负载电阻的选择144

10.4.1纯电阻负载RL145

10.4.2饱和增强型负载147

10.4.3耗尽型负载151

10.5 CMOS反相器152

10.5.1电路图152

10.5.2转移特性152

10.5.3 CMOS反相器的瞬态特性155

10.6反相器的时延－功耗乘积158

参考文献160

11.1常规CMOS传输门逻辑电路161

第11章CMOS静态传输逻辑电路161

11.2 CMOS差动开关晶体管逻辑（DPTL）电路163

第12章CMOS静态恢复逻辑电路165

12.1 引言165

12.2全互补标准CMOS逻辑电路165

12.3伪NMOS逻辑电路167

12.4级联电压开关逻辑（CVSL）电路169

12.5差动错层CMOS逻辑（DSL）电路175

12.5.1 DSL电路的工作原理175

12.5.2 DSL电路的实用化176

第13章CMOS动态恢复逻辑电路179

13.1 C2MOS电路179

13.2.1 贝尔实验室对动态电路的研究180

13.2预充电－放电逻辑180

13.2.2预充电－放电逻辑182

13.3预充电技术的改进，多米诺逻辑（Domino Logic）电路190

13.4多米诺逻辑（Domino Logic）电路的发展193

13.5逻辑树中的寄生现象195

13.6多输出多米诺逻辑电路202

第14章时序电路204

14.1记忆元件204

14.1.1静态记忆元件204

14.1.2动态记忆元件206

14.2移位寄存器和锁存器206

14.2.1静态主从式移位寄存器206

14.2.2动态移位寄存器207

14.2.3 DFF1210

14.2.4 C2MOS移位寄存器210

14.2.5精简的DFF213

14.2.6小结213

14.3半静态锁存器（Latch）和DFF214

14.3.1锁存机理214

14.3.2各种形式的半静态锁存器216

14.4动态锁存器217

14.4.1反馈与锁存217

14.4.2刷新与锁存217

14.4.3动态锁存器218

14.4.4各种变形219

14.4.5与半静态锁存器比较220

14.5静态触发器221

14.6半静态触发器224

14.6.1具有置位、复位功能的半静态触发器224

14.6.2链式半动态锁存器224

14.7 RS网络225

14.8单相动态边沿触发寄存器227

14.8.1 UCLA开发的单相动态触发器227

14.9流水线逻辑结构229

14.10 真单相时钟电路——TSPC232

14.10.1 ф主要出现在C2MOS电路中232

14.10.2 TPSC-1电路234

14.11通用处理系统235

15.1.1小信号放大器237

15.1放大器237

第15章模拟集成电路与模数混合集成电路237

15.1.2限幅放大器238

15.1.3运算放大器241

15.2振荡器（Oscillator）241

15.2.1多谐振荡器（Multivibrator）242

15.2.2环形振荡器（Ring Oscillator）242

15.3数模转换器（DAC）244

15.4模数转换器（ADC）246

参考文献247

附录A248

附录B249

附录C250

附录D251