VHPL数字电路及系统设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

VHPL数字电路及系统设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章　VHDL程序设计概述1

1.1 VHDL概况1

1.1.1 VHDL的发展1

1.1.2 VHDL的特点1

1.1.3 VHDL术语2

1.2 VHDL设计流3

1.3 VHDL综合工具4

1.3.1 ISE综合工具4

1.3.2 QuartusⅡ综合工具5

1.3.3 ModelSim仿真工具5

1.4.1 GAL元件6

1.4 CPLD和FPGA概述6

1.4.2 CPLD8

1.4.3 FPGA10

1.5 从VHDL代码到CPLD/FPGA14

第2章 VHDL语法基础19

2.1 VHDL描述结构19

2.1.1 库描述21

2.1.2　实体22

2.1.3　结构体25

2.2　结构体的描述26

2.3　进程28

2.3.1　进程语句的格式28

2.3.2　进程的敏感表29

2.4.1　信号31

2.4 VHDL数据对象31

2.4.2　变量34

2.4.3　常量35

2.4.4 TO和DOWNTO关键词36

2.5　数据类型36

2.5.1　整型数据37

2.5.2　实型数据38

2.5.3　位和位矢量38

2.5.4　布尔类型数据41

2.5.5　字符与字符串41

2.5.6　标准逻辑位和逻辑矢量42

2.5.7　数组型的数据或信号声明及赋值44

2.5.9　时间46

2.5.8　自然数和正整数46

2.5.10　带符号和不带符号数据47

2.5.11　用户定义的数据类型49

2.5.12　数组50

2.5.13　端口数组55

2.5.14　记录56

2.5.15　文件类型57

2.5.16　寻址类型59

2.5.17　综合工具支持和不支持的数据类型60

2.6　数据类型转换60

2.6.1　使用转换函数60

2.6.2　使用类型标记法转换数据类型64

2.7 VHDL操作符65

2.7.1　赋值操作符65

2.7.2　逻辑操作符66

2.7.3　算术操作符67

2.7.4　关系操作符68

2.7.5　移位操作符69

2.7.6　连接操作符70

2.7.7　操作符重载70

2.8 VHDL预定义属性71

2.8.1　值类型属性72

2.8.2　函数类型属性73

2.8.3　信号类型属性74

2.8.4 TYPE类型属性79

2.8.5 RANGE类型属性80

2.8.6　用户自定义属性80

2.9 GENERIC参数传递81

2.8.7　综合工具对属性的支持81

2.10 VHDL设计实例82

2.10.1　十六进制7段译码器82

2.10.2 16位乘16位的乘法器84

2.10.3　波形发生器85

第3章 VHDL的描述方法87

3.1　并行的VHDL代码87

3.1.1　并行代码所在位置88

3.1.2　元件端口映射89

3.1.3　信号赋值语句91

3.1.4 WHEN语句91

3.1.5 GENERATE语句95

3.1.6　并行的进程98

3.1.7　并行的过程调用100

3.1.8　块语句101

3.2　顺序VHDL代码104

3.2.1　进程内部的顺序代码104

3.2.2　过程和函数内部的顺序代码107

3.2.3　顺序代码的信号和变量108

3.2.4　WAIT语句109

3.2.5　信号的延时112

3.2.6 IF语句113

3.2.7 CASE语句114

3.2.8 CASE和IF的比较116

3.2.9 LOOP语句116

3.2.10 NEXT语句和EXIT语句119

3.2.11 NULL语句122

3.2.12 RETURN语句123

3.2.13 ASSERT语句124

3.3 电路设计实例125

3.3.1　加法器和减法器组合电路设计125

3.3.2　同步二进制增计数器电路126

第4章　VHDL子程序和元件例化129

4.1　程序包129

4.1.1　程序包的说明130

4.1.2　程序包体的描述131

4.1.3　程序包的使用132

4.2　层次化建模和元件例化134

4.2.1　层次化建模134

4.2.2　元件声明135

4.2.3　端口映射136

4.2.4 GENERIC映射138

4.3　函数和过程139

4.3.1　函数140

4.3.2　全局函数和局部函数141

4.3.3　过程143

4.3.4　全局过程和局部过程145

4.3.5　子程序的重载147

4.3.6　函数和过程的比较151

4.4　元件配置和子程序应用实例151

4.4.1　元件例化实例151

4.4.2　函数应用实例154

第5章　有限状态机156

5.1　有限状态机概述156

5.2　有限状态机的建模157

5.2.1　状态的处理159

5.2.2　模型的构建160

5.3　状态编码163

5.3.1　二进制编码164

5.3.2　枚举类型的编码166

5.3.3　一位有效编码168

5.3.4　综合工具的设置169

5.3.5　定义编码方式的语法格式169

5.4　有限状态机的设计实例170

5.4.1 Moore有限状态机170

5.3.6　初始化有限状态机170

5.4.2 Mealy有限状态机173

5.4.3　交通信号灯175

5.4.4　硬币兑换机177

第6章　VHDL仿真181

6.1 VHDL仿真概述181

6.2　仿真测试平台文件182

6.2.1　测试平台文件的结构182

6.2.2　激励信号的产生185

6.2.3　使用仿真工具的波形编辑器191

6.2.4　使用测试矢量192

6.3　仿真响应193

6.4　文件I/O的读写196

6.4.1　文件I/O读写操作197

6.4.2　仿真时的写文件操作198

6.4.3　仿真时的读文件操作200

6.5　功能和时序仿真203

6.5.1　功能仿真203

6.5.2　时序仿真203

6.6　仿真实例204

第7章　VHDL综合211

7.1 VHDL综合概述211

7.1.1　设计约束212

7.1.2　工艺库213

7.2 RTL级描述213

7.3　综合和优化215

7.4.1　寄存器／锁存器217

7.4　可综合的VHDL编程技巧217

7.4.2　异步复位218

7.4.3　同步复位219

7.4.4　复杂的电路设计综合实例220

7.5 VHDL结构的综合支持224

第8章　综合和仿真工具228

8.1 Xilinx的ISE 7.1综合工具228

8.1.1　建立设计项目228

8.1.2 VHDL程序操作232

8.1.3　设计综合和执行234

8.1.4　建立测试平台文件238

8.1.5　仿真测试242

8.1.6　物理编程实现243

8.2 Altera的Quartus Ⅱ 5.0综合工具244

8.2.1　建立设计项目244

8.2.2　建立VHDL设计描述246

8.2.3　编译和综合249

8.2.4　仿真操作251

8.2.5　物理编程实现256

8.3 Mentor Graphics的ModelSim SE 6.1仿真工具256

8.3.1　基本仿真操作257

8.3.2　建立项目260

8.3.3　仿真配置264

8.3.4　建立资源库265

8.3.5　使用波形编辑器268

9.1.1　十进制数的7段编码显示274

9.1　组合逻辑电路设计274

第9章　VHDL数字电路设计274

9.1.2　3-8线解码器的设计276

9.1.3　8-3线优先编码器的设计278

9.1.4　多路选择器279

9.1.5　多路信号分离器280

9.1.6　三态缓冲器282

9.1.7　算术逻辑单元283

9.2　顺序逻辑电路设计284

9.2.1　顺序逻辑电路的描述284

9.2.2　触发器285

9.2.3　锁存器287

9.2.4　双向计数器288

9.2.5　寄存器289

9.2.6　延迟电路290

9.2.7　时钟分频器291

9.2.8　随机存储器293

9.3　综合电路的设计294

9.3.1 PWM信号发生器294

9.3.2　乘法累加电路298

9.3.3　并行乘法器299

9.3.4　数字滤波器303

9.3.5　串行通信接口305

附录313

附录A VHDL保留字313

附录B　逻辑符号对照表314

参考文献315