VHDL实用教程 修订版2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

VHDL实用教程 修订版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

1.1　关于EDA1

第1章　绪论1

1.2　关于VHDL3

1.3　关于自顶向下的系统设计方法5

1.4　关于应用VHDL的EDA过程6

1.5　关于在系统编程技术9

1.6　关于FPGA/CPLD的优势10

1.7　关于VHDL的学习10

第2章 VHDL入门12

2.1　用VHDL设计多路选择器和锁存器12

2.2　用VHDL设计全加器15

3.1　实体（ENTITY）19

第3章　VHDL程序结构19

3.2　结构体（ARCHITECTURE）26

3.3　块语句结构（BLOCK）29

3.4　进程（PROCESS）32

3.5　子程序（SUBPROGRAM）35

3.5.1 函数（FUNCTION）36

3.5.2　重载函数（OVERLOADED FUNCTION）39

3.5.3　过程（PROCEDURE）43

3.5.4　重载过程（OVERLOADED PROCEDURE）45

3.6　库（LIBRARY）46

3.7　程序包（PACKAGE）49

3.8　配置（CONFIGURATION）52

习题54

第4章　VHDL语言要素56

4.1　VHDL文字规则56

4.2　VHDL数据对象59

4.2.1 变量（VARIABLE）60

4.2.2　信号（SIGNAL）61

4.2.3　常数（CONSTANT）64

4.3　VHDL数据类型65

4.3.1　VHDL的预定义数据类型66

4.3.2　IEEE预定义标准逻辑位与矢量69

4.3.3　其它预定义标准数据类型71

4.3.4　用户自定义数据类型方式72

4.3.5　枚举类型74

4.3.6　整数类型和实数类型75

4.3.7　数组类型75

4.3.8　记录类型77

4.3.9　数据类型转换79

4.4　VHDL操作符83

4.4.1　操作符种类83

4.4.2　逻辑操作符84

4.4.3　关系操作符86

4.4.4　算术操作符88

习题95

4.4.5　重载操作符95

第5章　VHDL顺序语句97

5.1　赋值语句97

5.1.1　信号和变量赋值98

5.1.2　赋值目标99

5.2　流程控制语句101

5.2.1　IF语句101

5.2.2　CASE语句104

5.2.3　LOOP语句108

5.2.4　NEXT语句112

5.2.5　EXIT语句113

5.3　WAIT语句114

5.4　子程序调用语句118

5.5　返回语句（RETURN）121

5.6　空操作语句（NULL）122

5.7　其它语句和说明123

5.7.1　属性（ATTRIBUTE）描述与定义语句123

5.7.2　文本文件操作（TEXTIO）129

5.7.3　ASSERT语句130

5.7.4　REPORT语句131

5.7.5　决断函数131

习题132

第6章　VHDL并行语句134

6.1　进程语句135

6.2　块语句140

6.3　并行信号赋值语句141

6.3.1　简单信号赋值语句141

6.3.2　条件信号赋值语句142

6.3.3　选择信号赋值语句142

6.4　并行过程调用语句144

6.5　元件例化语句146

6.6　类属映射语句148

6.7　生成语句149

习题154

7.1　行为描述157

第7章　VHDL的描述风格157

7.2　数据流描述159

7.3　结构描述160

习题162

第8章　仿真163

8.1　VHDL仿真163

8.2　延时模型168

8.2.1 固有延时168

8.2.2　传输延时169

8.3　仿真δ169

8.4　仿真激励信号的产生169

8.5　VHDL测试基准172

8.6　VHDL系统级仿真175

习题176

第9章　综合177

9.1　VHDL综合177

9.2　有关可综合性的考虑180

9.3　寄存器引入方法181

9.3.1　容易发生的错误181

9.3.2　常规寄存器的引入186

9.3.3　具有时钟门控结构寄存器的引入189

9.3.4　同步置位／复位功能的引入190

9.3.5　异步置位／复位功能的引入191

9.4　引入寄存器的有关技巧193

9.5　三态门引入方法197

9.6　资源共享202

习题204

第10章　有限状态机FSM205

10.1　一般状态机设计206

10.2　状态机的状态编码218

10.3　状态机剩余状态处理220

习题222

第11章　数字滤波器设计223

11.1　基于FPGA的数字滤波器优势223

11.2.1　FIR滤波器结构与原理简要225

11.2　FIR数字滤波器设计225

11.2.2　FIR滤波器设计方案确定228

11.2.3　FIR滤波器主系统设计231

11.2.4　FIR滤波器附加功能实现235

11.3　IIR数字滤波器设计237

11.3.1　IIR滤波器设计方案237

11.3.2　IIR滤波器的实现240

习题243

第12章　VHDL设计平台使用向导244

12.1　ispVHDL使用向导244

12.1.2　ispVHDL设计套件介绍245

12.1.1　ispLSI系列介绍245

12.1.3　ispVHDL设计向导246

12.2　Altera MAX+plus Ⅱ VHDL使用向导255

12.3　MAX+plus Ⅱ与Synplify接口264

12.4　Xilinx Foundation VHDL使用向导265

12.4.1　Foundation设计流程266

12.4.2　VHDL输入方式设计向导267

习题275

第13章　VHDL设计实践与实验276

13.1　8位并行预置加法计数器设计276

实验习题277

13.2　位宽可预置中断处理器279

13.3　静态随机存储器（SRAM）设计280

实验习题280

实验习题281

13.4　堆栈设计282

实验习题283

13.5　8位硬件加法器设计283

实验习题285

13.6　8位硬件乘法器设计285

实验习题290

13.7　乒乓球游戏电路设计290

实验习题296

13.8　序列检测器设计296

13.9　正负脉宽数控调制信号发生器设计297

实验习题297

实验习题299

13.10　“梁祝”乐曲演奏电路设计300

实验习题305

13.11　RS232通信方式控制电子琴305

实验习题309

13.12　数字频率计设计309

实验习题313

13.13　PC机、单片机、FPGA双向通信314

实验习题316

13.14　VGA显示器彩条信号发生器设计316

实验习题319

13.15　A/D采样控制器设计320

实验习题324

13.16　D/A接口电路与波形发生器设计324

实验习题326

13.17　MCS-51单片机与CPLD接口逻辑设计326

13.17.1 总线方式326

13.17.2　独立方式327

实验习题329

13.18　PS/2键盘接口逻辑设计330

13.19　7段LED译码显示电路设计331

实验习题333

第14章　电子设计竞赛实例介绍334

14.1　多功能等精度频率计334

14.1.1　测频原理334

14.1.2　测频专用模块工作原理和设计335

14.1.3　频率计功能模块的VHDL描述337

14.1.4　测频主系统实现341

14.1.5　专用模块测试控制信号说明342

14.2　电子设计竞赛开发板342

实战习题345

附录1 GW48型EDA实验开发系统使用介绍345

附录2 一些FPGA和CPLD芯片引脚图362