图书介绍

EDA技术实用教程2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

朱娜，张金保，李建利等编著著
出版社：北京：人民邮电出版社
ISBN：9787115279699
出版时间：2012
标注页数：316页
文件大小：62MB
文件页数：325页
主题词：电子电路－电路设计－计算机辅助设计－高等学校－教材

PDF下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]

点击复制MD5值：615b78cf6a8310292428158be6c0e1e8

下载说明

EDA技术实用教程PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载详情点击-查看共享计划

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数要大于标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第1章绪论1

1.1 EDA技术概论1

1.1.1 EDA技术及发展2

1.1.2 EDA技术应用4

1.2 PLD及FPGA/CPLD产品概述5

1.2.1 PLD技术及发展6

1.2.2 PLD技术分类6

1.2.3 PLD产品可编程原理7

1.2.4 CPLD结构与可编程原理21

1.2.5 FPGA结构与可编程原理29

1.2.6 FPGA/CPLD器件配置器件32

1.3 EDA设计基础（数字系统）33

小结36

习题36

第2章FPGA/CPLD系统设计37

2.1 FPGA/CPLD设计流程及常用开发工具37

2.1.1 FPGA/CPLD设计流程37

2.1.2 FPGA/CPLD常用开发工具38

2.2 Quartus Ⅱ 9.0软件概述38

2.2.1 Quartus Ⅱ 9.0软件特点及支持的器件39

2.2.2 Quartus Ⅱ 9.0软件用户界面及功能简介40

2.2.3 Quartus Ⅱ 9.0软件设计流程46

2.2.4 Quartus Ⅱ 9.0软件设计实例47

2.3 ISE10.1软件概述54

2.3.1 ISE10.1软件特点及支持的器件55

2.3.2 ISE10.1软件用户界面及功能简介55

2.3.3 ISE10.1软件设计实例60

2.4 Actel Libero IDE v9.1软件概述63

2.4.1软件特点及支持的器件63

2.4.2软件用户界面及功能简介65

2.4.3 Actel Libero IDE v9.1软件设计实例68

小结72

习题73

第3章VHDL基础74

3.1 VHDL的基本元素74

3.1.1标识符74

3.1.2数据对象76

3.1.3数据类型80

3.1.4运算操作符85

3.2 VHDL的语句基础90

3.2.1进程语句90

3.2.2信号赋值语句94

3.2.3顺序描述语句98

3.2.4并行描述语句115

3.3 VHDL的属性描述124

3.3.1值类属性125

3.3.2函数类属性128

3.3.3信号类属性131

3.3.4数据类型类属性133

3.3.5数据范围类属性134

小结135

习题135

第4章VHDL程序结构136

4.1 VHDL基本建模结构136

4.1.1行为描述136

4.1.2数据流描述137

4.1.3结构描述137

4.2 VHDL实体139

4.2.1实体语句139

4.2.2参数传递说明语句139

4.2.3参数传递映射语句141

4.2.4端口说明语句141

4.2.5实体说明部分142

4.3 VHDL结构体142

4.3.1结构体名143

4.3.2结构体说明部分143

4.3.3并行处理语句143

4.4子程序144

4.4.1过程144

4.4.2函数149

4.5 VHDL库和程序包154

4.5.1库154

4.5.2程序包155

4.6元件和配置156

4.6.1默认连接和默认配置156

4.6.2元件配置159

4.6.3块的配置161

4.6.4结构体配置164

小结164

习题165

第55章VHDL语言规范化标准及常见Warning分析166

5.1编码设计166

5.1.1结构化设计166

5.1.2代码描述167

5.1.3内部命名规则167

5.1.4其他168

5.2可综合代码描述规则168

5.2.1概述168

5.2.2复位169

5.2.3时钟172

5.2.4接口异步信号处理174

5.2.5寄存器和锁存器175

5.2.6有限状态机177

5.2.7使用Case语句的多路复用181

5.2.8编码器181

5.2.9译码器185

5.2.10计数器188

5.2.11运算188

5.2.12 I/O190

5.2.13异步设计191

5.3优化设计192

5.3.1标准单元实现193

5.3.2复杂逻辑运算单元共享193

5.3.3中间信号193

5.3.4针对目标FPGA的优化194

5.3.5综合工具设置优化194

5.4常见Warning分析195

小结196

习题196

第6章NIOS软核SOPC系统设计197

6.1 Nios Ⅱ软核SOPC系统197

6.1.1 SOPC技术简介197

6.1.2 Nios Ⅱ软核SOPC系统结构及开发环境198

6.2 Nios Ⅱ指令系统199

6.2.1寄存器结构199

6.2.2寻址方式201

6.2.3 Nios Ⅱ指令集201

6.2.4 Nios Ⅱ定制指令206

6.3 SOPC硬件系统开发211

6.3.1硬件开发流程及环境介绍212

6.3.2创建Quartus Ⅱ工程212

6.3.3生成Nios Ⅱ系统214

6.3.4集成Nios Ⅱ系统到Quartus Ⅱ工程218

6.3.5 Quartus Ⅱ工程编译及下载219

6.4 SOPC软件系统开发219

6.4.1软件开发流程及环境介绍219

6.4.2 HAL系统库220

6.4.3 Nios Ⅱ IDE用户应用程序建立220

6.5 Nios Ⅱ外围设备223

6.5.1 SDRAM控制器223

6.5.2 CFI控制器225

6.5.3 EPCS设备控制器226

6.5.4 PIO控制器227

6.5.5定时器控制器227

6.5.6 DMA控制器229

6.5.7 SPI核230

6.5.8 UART核230

6.5.9 JTAGUART核231

6.5.10系统ID核232

6.5.11 PLL核232

6.5.12 mutex核233

6.6 SOPC系统深入设计——用户定制外设234

6.6.1元件开发流程234

6.6.2硬件设计235

6.6.3软件设计236

6.6.4验证设计236

6.6.5共享元件237

小结237

习题237

第7章Altera的IP核工具238

7.1基本概念238

7.1.1 IP核的概念238

7.1.2 Altera可提供的IP核239

7.2 Altera基本宏功能设计实现241

7.2.1基本宏功能定制241

7.2.2基本宏功能实现244

7.2.3设计实例247

7.3 Altera IP核设计实现250

7.3.1 IP核定制251

7.3.2 IP核实现253

7.3.3设计实例254

小结255

习题255

第8章Quartus Ⅱ9.0软件功能及常用辅助设计工具256

8.1 I/O分配验证256

8.1.1 I/O分配验证简介257

8.1.2 I/O分配验证运行260

8.2功率分析262

8.2.1 Excel-based功率计算器263

8.2.2 Simulation-based功率估算266

8.3原理图观察工具266

8.3.1 RTL阅读器267

8.3.2技术映射查看器273

8.4 SignalProbe及SignalTap Ⅱ逻辑分析器274

8.4.1 SignalProbe274

8.4.2 SignalTap Ⅱ逻辑分析器277

8.5时序收敛平面布局规划器和器件规划图283

8.5.1概述284

8.5.2设计流程285

8.6 Quartus Ⅱ9.0支持的第三方工具293

8.6.1 NativeLink与WYSIWYG293

8.6.2 Modelsim仿真工具295

8.6.3 Synplify/Sinplify Pro综合工具310

小结315

习题315

参考文献316