Cadence印刷电路板设计 Allegro PCB Editor设计指南2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

Cadence印刷电路板设计 Allegro PCB Editor设计指南PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章PCB设计介绍1

1.1 PCB设计的发展趋势1

1.1.1 PCB的历史1

1.1.2 PCB设计的发展趋势1

1.2 PCB设计流程简介4

1.3高级PCB设计工程师的必备知识5

1.4基于Cadence平台的PCB设计5

第2章Allegro SPB平台简介8

2.1 Cadence PCB设计解决方案8

2.1.1 PCB Editor技术9

2.1.2高速设计12

2.1.3小型化12

2.1.4设计规划与布线13

2.1.5模拟/射频设计14

2.1.6团队协作设计14

2.1.7 PCB Autorouter技术14

2.2 Allegro SPB软件安装15

第3章 原理图和PCB交互设计18

3.1 OrCAD Capture平台简介18

3.2 OrCAD Capture平台原理图设计流程22

3.2.1 OrCAD Capture设计环境22

3.2.2创建新项目25

3.2.3放置器件并连接26

3.2.4器件命名和设计规则检查27

3.2.5跨页连接30

3.2.6网表和Bom31

3.3 OrCAD Capture平台原理图设计规范32

3.3.1器件、引脚、网络命名规范32

3.3.2确定封装33

3.3.3关于改板时候的器件名问题33

3.3.4原理图可读性与布局34

3.4正标与反标35

3.5设计交互38

第4章PCB Editor设计环境和设置41

4.1 Allegro SPB工作界面41

4.1.1工作界面与产品说明41

4.1.2选项面板44

4.2 Allegro SPB参数设置46

4.3 Allegro SPB环境设置50

第5章 封装库的管理和设计方法60

5.1 PCB封装库简介60

5.2 PCB封装命名规则67

5.3 PCB封装创建方法实例68

5.3.1创建焊盘库70

5.3.2用Pad Designer制作焊盘71

5.3.3手工创建PCB封装78

5.3.4自动创建PCB封装85

5.3.5封装实例以及高级技巧89

5.4 PCB封装库管理94

第6章PCB设计前处理96

6.1 PCB设计前处理概述96

6.2网表调入96

6.2.1封装库路径的指定97

6.2.2 Allegro Design Authoring/Capture CIS网表调入98

6.2.3第三方网表100

6.3建立板框102

6.3.1手动绘制板框102

6.3.2导入DXF格式的板框106

6.4添加禁布区108

6.5 MCAD-ECAD协同设计111

6.5.1第一次导入Baseline的机械结构图111

6.5.2设计过程中的机械结构修改113

6.5.3设计结束后建立新的基准（Re-Baseline）118

第7章 约束管理器119

7.1约束管理器（Constraint Manager）介绍119

7.2物理约束（Physical Constraint）与间距约束（Spacing Constraint）124

7.2.1 Physical约束和Spacing约束介绍124

7.2.2建立Net Class124

7.2.3为Class添加对象（Assigning Objects to Classes）125

7.2.4设置Physical约束的Default规则126

7.2.5建立扩展Physical约束128

7.2.6为Net Class添加Physical约束129

7.2.7设置Spacing约束的Default规则130

7.2.8建立扩展Spacing约束130

7.2.9为Net Class添加Spacing约束131

7.2.10建立Net Class-Class间距规则132

7.2.11层间约束（Constraints By Layer）132

7.2.12 Same Net Spacing约束133

7.2.13区域约束133

7.2.14 Net属性136

7.2.15 Component属性和Pin属性137

7.2.16 DRC工作表137

7.2.17设计约束138

7.3实例：设置物理约束和间距约束139

7.3.1 Physical约束设置140

7.3.2 Spacing约束设置142

7.4电气约束（Electrical Constraint）143

7.4.1 Electrical约束介绍143

7.4.2 Wiring工作表144

7.4.3 Impedance工作表148

7.4.4 Min/Max Propagation Delays工作表149

7.4.5 Relative Propagation Delay工作表151

7.4.6 Total Etch Length工作表153

7.4.7 Differential Pair工作表154

7.5实例：建立差分线对159

第8章PCB布局163

8.1 PCB布局要求163

8.2 PCB布局思路166

8.2.1接口器件，结构定位166

8.2.2主要芯片布局167

8.2.3电源模块布局169

8.2.4细化布局169

8.2.5布线通道、电源通道评估170

8.2.6 EMC、SI、散热设计173

8.3布局常用指令175

8.3.1摆放元件175

8.3.2按照Room放置器件178

8.3.3按照Capture CIS原理图页面放置器件181

8.3.4布局准备183

8.3.5手动布局186

8.4其他布局功能190

8.4.1导出元件库190

8.4.2更新元件（Update Symbols）191

8.4.3过孔阵列（Via Arrays）192

8.4.4模块布局和布局复用193

第9章 层叠设计与阻抗控制197

9.1层叠设计的基本原则197

9.1.1 PCB层的构成197

9.1.2合理的PCB层数选择198

9.1.3 PCB层叠设置的常见问题199

9.1.4层叠设置的基本原则200

9.2层叠设计的经典案例200

9.2.1四层板的层叠方案200

9.2.2六层板的层叠方案201

9.2.3八层板的层叠方案202

9.2.4十层板的层叠方案203

9.2.5十二层板的层叠方案203

9.2.6十四层以上单板的层叠方案205

9.3阻抗控制205

9.3.1阻抗计算需要的参数205

9.3.2利用Allegro软件进行阻抗计算208

第10章 电源地处理212

10.1电源地处理的基本原则212

10.1.1载流能力213

10.1.2电源通道和滤波215

10.1.3直流压降215

10.1.4参考平面216

10.1.5其他要求216

10.2电源地平面分割217

10.3电源地正片铜皮处理221

10.4电源地处理的其他注意事项225

10.4.1前期Fanout225

10.4.2散热问题228

10.4.3接地方式230

10.4.4开关电源反馈线设计232

第11章PCB布线的基本原则与操作236

11.1布线概述及原则236

11.1.1布线中的DFM要求236

11.1.2布线中的电气特性要求239

11.1.3布线中的散热考虑241

11.1.4布线其他总结241

11.2布线规划241

11.2.1约束设置241

11.2.2 Fanout242

11.2.3布线246

11.3手动布线248

11.3.1添加走线（Add Connect）248

11.3.2布线编辑命令254

11.3.3时序等长控制257

11.4各类信号布线注意事项及布线技巧259

第12章 全局布线环境（GRE）265

12.1 GRE功能简介265

12.1.1新一代的PCB布局布线工具266

12.1.2自动布线的挑战266

12.1.3使用GRE进行布局规划的优点267

12.2 GRE高级布局布线规划269

12.2.1 GRE参数设置270

12.2.2处理Bundle272

12.2.3规划Flow275

12.2.4规划验证277

12.3高级布局布线规划流程281

12.4高级布局布线规划实例283

第13章PCB测试289

13.1测试方法介绍289

13.2加测试点的要求291

13.3加入测试点291

13.4测试点的生成步骤298

第14章 后处理和光绘文件输出300

14.1 DFX概述300

14.1.1可制造性要求（DFM）301

14.1.2可装配性要求（DFA）302

14.1.3可测试性要求（DFT）302

14.2丝印（Silkscreen）302

14.2.1丝印调整303

14.2.2丝印设计常规要求304

14.3丝印重命名及反标注305

14.3.1器件编号重命名（Rename）305

14.3.2反标（Back Annotation）308

14.4工程标注308

14.4.1尺寸标注309

14.4.2技术说明文档资料（Drill层相关标注）315

14.5输出光绘前的检查流程317

14.5.1基于Check List的检查317

14.5.2 Display Status检查318

14.5.3报表检查319

14.6光绘输出321

14.6.1钻孔文件322

14.6.2 CAM输出326

14.7其他331

14.7.1 valor检查所需文件331

14.7.2 3D视图331

14.7.3打印PDF332

第15章PCB设计的高级技巧340

15.1 Skill二次开发340

15.2团队协同设计344

15.3设计数据导入/导出349

15.4无盘设计354

15.5背钻设计356

15.6 DFA可装配性设计361

15.7走线跨分割检查（Segments over Voids）364

15.8 Extracta365

15.9优化（Gloss）367

15.10 Data Tips371

15.11 3D Viewer372

15.12任意角度走线374

15.13超级蛇形线376

15.14 Ravel语言376

第16章 高速PCB设计379

16.1高速PCB设计理论379

16.1.1高速PCB设计定义379

16.1.2高速PCB相关的一些基本理论381

16.1.3高速PCB设计基本原则388

16.2信号完整性仿真389

16.2.1普通信号完整性问题389

16.2.2时序问题（Timing）391

16.2.3 GHz以上串行信号问题393

16.3电源完整性仿真设计395

16.3.1直流电源问题395

16.3.2交流电源问题396

16.4板级EMC设计399

16.4.1板级EMC设计的关注点399

16.4.2 Cadence的EMC设计规则402

第17章DDR3的PCB设计实例404

17.1 DDR3介绍404

17.1.1 Fly-By设计406

17.1.2动态ODT408

17.1.3其他更新408

17.2 DDR3 PCB设计规则408

17.2.1时序规则409

17.2.2电源设计要求及层叠、阻抗方案410

17.2.3物理、间距规则412

17.2.4电气规则424

17.3 DDR3布局432

17.3.1放置关键器件432

17.3.2模块布局433

17.4布线437

17.4.1电源处理437

17.4.2 Fanout440

17.4.3 DDR3布线441

17.5信号完整性和电源完整性仿真设计445

17.5.1信号完整性仿真445

17.5.2时序仿真450

17.5.3电源完整性仿真455

第18章小型化设计460

18.1小型化设计的工艺流程460

18.1.1 HDI技术460

18.1.2埋入零件466

18.2实例：盲、埋孔设计467

18.3盲、埋孔设计的其他设置470

18.4埋入零件设计的基本参数设置473

18.4.1实例：埋入零件476

18.4.2埋入零件生产数据输出480

第19章 射频设计484

19.1 RF PCB设计背景484

19.2 RF PCB设计的特点486

19.3 RF PCB设计流程486

19.4 Analog/RF设计常用的命令495

附录A帮助文件使用说明516

参考资料528