数字集成电路设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字集成电路设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 绪论1

1.1 集成电路的发展历史1

1.2 数字集成电路工艺的进展5

1.3 数字集成电路设计中的新课题6

1.4 数字集成电路设计技术的学习方法8

1.4.1 掌握设计概念8

1.4.2 掌握分析技术10

第2章 数字集成电路设计概论12

2.1 数字集成电路设计的基本内容12

2.1.1 数字集成电路的实现方法13

2.1.2 数字逻辑系统设计13

2.1.3 数字逻辑电路设计17

2.1.4 数字电路版图设计18

2.2 数字集成电路设计流程19

2.2.1 自顶向下的数字集成电路设计流程19

2.2.2 系统级设计流程21

2.2.3 电路级设计流程25

2.2.4 版图级设计流程26

2.3 CMOS数字电路27

2.3.1 基本CMOS数字电路27

2.3.2 CMOS数字电路的主要技术特性27

2.4 数字集成电路设计基本技术29

2.4.1 数字集成电路分层设计技术29

2.4.2 仿真分析30

2.5 Verilog HDL基本概念36

2.5.1 数字电路系统的模型概念37

2.5.2 硬件描述与仿真的基本概念38

2.5.3 Verilog HDL的编程原则41

本章小结42

习题43

第3章 Verilog HDL数字电路描述44

3.1 数字电路的Verilog HDL描述概念44

3.1.1 数字电路的描述方法44

3.1.2 Verilog HDL中的时间描述53

3.2 Verilog HDL编程规则55

3.2.1 Verilog HDL中的数据与变量55

3.2.2 Verilog HDL的算子与表达式64

3.2.3 Verilog HDL的语句73

3.2.4 控制结构87

3.2.5 定时控制91

3.2.6 编译指令93

3.2.7 系统任务99

3.3 Verilog HDL中的用户定义原语UDP102

3.3.1 用户定义原语的基本概念102

3.3.2 UDP中的逻辑结构体103

3.3.3 用户定义原语UDP应用110

本章小结110

习题111

第4章 数字逻辑模型与仿真分析114

4.1 数字逻辑Verilog HDL模型114

4.1.1 开关级模型114

4.1.2 门级模型122

4.1.3 行为级模型127

4.2 数据流分析与数字逻辑模型应用129

4.2.1 数据流结构分析129

4.2.2 组合逻辑模型应用概念131

4.2.3 时序逻辑模型应用概念133

4.3 Verilog HDL模型仿真分析135

4.3.1 Verilog HDL仿真的基础135

4.3.2 组合逻辑的Verilog HDL仿真140

4.3.3 时序逻辑的Verilog HDL仿真142

本章小结144

习题145

第5章 数字电路的逻辑设计147

5.1 数字逻辑系统设计与验证概念147

5.1.1 数字逻辑系统设计147

5.1.2 数字逻辑仿真验证与分析148

5.2 组合逻辑电路设计与仿真150

5.2.1 组合逻辑模型描述150

5.2.2 组合逻辑电路的行为描述设计154

5.3 同步时序逻辑设计157

5.3.1 时序逻辑模型描述157

5.3.2 门级描述设计160

5.4 存储器设计与仿真162

5.5 数字系统基本模块设计162

5.5.1 多路选择器163

5.5.2 数据比较器164

5.5.3 串行加法器166

5.5.4 超前进位加法器169

5.5.5 乘加器170

5.5.6 时钟分频电路172

5.5.7 并串和串并转换电路173

本章小结178

习题178

第6章 数字系统ASIC实现方法180

6.1 FPGA/CPLD的基本特征180

6.1.1 ASIC基本概念180

6.1.2 可编程逻辑器件概述181

6.1.3 FPGA/CPLD的应用特征182

6.2 可编程器件结构183

6.2.1 组合逻辑的电路结构183

6.2.2 时序逻辑的电路结构186

6.2.3 CPLD器件的基本结构188

6.3 基于FPGA/CPLD的数字电路系统192

6.3.1 基本应用技术192

6.3.2 系统设计基本方法197

6.3.3 应用开发系统Quartus Ⅱ205

本章小结207

习题207

第7章 数字集成电路结构设计209

7.1 数字集成电路结构的图形描述209

7.1.1 电路原理图209

7.1.2 棒图210

7.2 数字集成电路基本模块电路结构设计213

7.2.1 基本门电路模块213

7.2.2 组合逻辑电路设计方法218

7.2.3 触发器逻辑电路模块221

7.2.4 时钟电路223

7.2.5 多米诺（domino）逻辑电路224

7.3 数字集成电路的电路参数225

7.3.1 CMOS的时间参数225

7.3.2 CMOS的电阻与电容参数229

7.3.3 内部连线的传输参数230

7.3.4 CMOS的功率计算234

7.4 加法器电路结构236

7.4.1 基本加法器236

7.4.2 超前进位加法器236

7.5 乘法器电路结构237

7.5.1 基本数字乘法器238

7.5.2 串行乘法器239

7.5.3 并行乘法器239

本章小结240

习题240

第8章 CMOS数字集成电路版图设计243

8.1 CMOS版图设计基本内容243

8.1.1 数字集成电路综合技术243

8.1.2 数字集成电路设计中的仿真技术245

8.1.3 版图设计工具250

8.2 基本元件设计250

8.2.1 基本元件的设计概念250

8.2.2 CMOS元件设计251

8.2.3 无源元件参数分析255

8.3 CMOS单元电路版图设计259

8.3.1 单元电路版图设计规则259

8.3.2 单元电路版图结构设计262

8.3.3 单元电路参数抽取与仿真264

8.3.4 单元电路功率损耗分析265

8.3.5 可升级设计规则265

8.4 数字集成电路布局分析266

8.4.1 内部网络的信号传输特征266

8.4.2 内部网络布局设计267

8.5 存储器结构设计269

8.5.1 存储器电路结构269

8.5.2 存储器单元电路结构271

8.5.3 存储器结构布局277

8.5.4 存储器功率分析277

8.6 管脚设计277

8.6.1 数字集成电路对管脚的设计要求278

8.6.2 集成电路管脚结构279

本章小结280

习题280

第9章 数字集成电路设计中的规划281

9.1 集成电路规划的概念281

9.2 数字逻辑规划284

9.2.1 功能规划284

9.2.2 信号传输路径分析286

9.3 电路规划287

9.3.1 传输时间规划287

9.3.2 电路结构规划分析288

9.4 版图规划289

本章小结290

习题291

第10章 数字集成电路IP核应用技术292

10.1 IP核验证的基本概念292

10.1.1 数字集成电路器件设计中的验证问题292

10.1.2 IP核验证中的技术概念295

10.2 IP核仿真测试301

10.2.1 仿真基本概念301

10.2.2 逻辑仿真验证的基本原理304

10.2.3 仿真的验证能力307

10.3 可复用IP软核测试308

10.3.1 IP软核测试的基本概念308

10.3.2 测试平台设计309

10.3.3 验证文件310

本章小结310

习题311

附录A ModelSim简明使用手册312

附录B Microwind2操作说明318