数字电路与系统2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字电路与系统PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 引言1

1.1 数字电路和数字系统1

1.2 数字逻辑和逻辑代数2

1.3 数字集成电路和器件3

第2章 数字逻辑基础5

2.1 数制与代码5

2.1.1 数制5

2.1.2 数制间的转换7

2.1.3 有符号的二进制数10

2.1.4 二进制代码13

2.2 基本逻辑运算和逻辑门15

2.2.1 基本逻辑运算15

2.2.2 基本逻辑门电路17

2.2.3 复合逻辑运算及其逻辑门19

2.2.4 正逻辑和负逻辑21

2.3 逻辑函数及逻辑代数公式22

2.3.1 逻辑函数22

2.3.2 逻辑代数基本公式和常用公式23

2.4 逻辑函数标准表达式25

2.4.1 最小项25

2.4.2 逻辑函数标准表达式25

2.4.3 最大项及标准或与表达式27

2.5 逻辑函数化简27

2.5.1 逻辑函数化简的意义27

2.5.2 代数化简法28

2.5.3 卡诺图化简法29

2.6 逻辑函数的门电路实现34

2.6.1 两级与或逻辑电路34

2.6.2 两级与非逻辑电路34

2.6.3 两级或非逻辑电路36

2.6.4 与或非逻辑电路37

习题37

第3章 集成逻辑门43

3.1 概述43

3.2 CMOS逻辑门44

3.2.1 CMOS基本电路44

3.2.2 CMOS电路特性参数47

3.2.3 其他CMOS电路51

3.2.4 CMOS逻辑系列56

3.3 TTL逻辑门57

3.3.1 TTL基本电路57

3.3.2 TTL电路特性参数59

3.4 ECL逻辑门60

3.5 数字集成电路实际使用61

3.5.1 CMOS/TTL接口电路61

3.5.2 数字集成电路型号识别63

3.5.3 数字集成电路使用注意事项64

习题64

第4章 组合逻辑电路68

4.1 组合逻辑电路分析和设计68

4.1.1 组合逻辑电路特点68

4.1.2 组合逻辑电路分析69

4.1.3 组合逻辑电路设计70

4.1.4 有效电平72

4.2 加法器72

4.2.1 半加器72

4.2.2 全加器73

4.2.3 四位二进制加法器74

4.3 算术逻辑单元78

4.3.1 一位简单算术逻辑单元78

4.3.2 集成算术逻辑单元78

4.4 编码器80

4.4.1 二进制编码器80

4.4.2 二-十进制编码器81

4.4.3 优先编码器82

4.5 译码器83

4.5.1 译码的概念83

4.5.2 二进制译码器84

4.5.3 二-十进制译码器86

4.5.4 显示译码器87

4.6 数据选择器和数据分配器89

4.6.1 数据选择器89

4.6.2 数据分配器91

4.7 数值比较器93

4.7.1 四位数值比较器93

4.7.2 数值比较器应用93

4.8 组合逻辑电路的竞争冒险95

4.8.1 竞争冒险的产生95

4.8.2 竞争冒险的判断96

4.8.3 竞争冒险的消除96

4.9 VHDL语言96

4.9.1 VHDL基本程序结构97

4.9.2 VHDL数据和运算符98

4.9.3 VHDL基本语句——并发描述语句101

4.9.4 VHDL基本语句——顺序描述语句106

4.10 组合逻辑电路VHDL设计举例110

4.10.1 三输入与非门110

4.10.2 三态门110

4.10.3 半加器、全加器、四位串行进位加法器111

4.10.4 4线-7段显示译码器113

4.10.5 八选一数据选择器114

4.10.6 四位数值比较器115

习题116

第5章 触发器121

5.1 基本RS触发器121

5.1.1 与非门构成的基本RS触发器121

5.1.2 或非门构成的基本RS触发器123

5.2 时钟触发器123

5.2.1 时钟RS触发器（RS锁存器）123

5.2.2 时钟D触发器（D锁存器）125

5.2.3 时钟JK触发器125

5.2.4 时钟T触发器126

5.2.5 触发器的触发方式和空翻问题127

5.3 边沿触发器128

5.3.1 维持阻塞正边沿D触发器128

5.3.2 传输延迟负边沿JK触发器129

5.3.3 CMOS主从结构正边沿D触发器130

5.4 主从触发器131

5.4.1 主从RS触发器132

5.4.2 主从JK触发器133

5.5 触发器的动态特性134

5.5.1 建立时间134

5.5.2 保持时间134

5.5.3 传输延迟时间134

5.5.4 最高时钟频率135

5.6 触发器的激励表及相互转换135

5.6.1 触发器的激励表135

5.6.2 触发器的相互转换136

5.7 集成触发器137

5.7.1 集成D触发器74HC/HCT74137

5.7.2 集成JK触发器74LS112138

习题139

第6章 时序逻辑电路144

6.1 概述144

6.1.1 时序逻辑电路的一般描述144

6.1.2 Mealy机和Moore机146

6.1.3 同步时序逻辑电路和异步时序逻辑电路146

6.2 同步时序逻辑电路分析147

6.2.1 同步时序电路分析的步骤147

6.2.2 同步时序电路分析举例147

6.3 计数器150

6.3.1 异步二进制计数器151

6.3.2 同步二进制计数器152

6.3.3 十进制计数器152

6.3.4 常用集成计数器154

6.4 寄存器159

6.4.1 寄存器基本结构159

6.4.2 典型集成移位寄存器x194162

6.4.3 寄存器应用163

6.5 同步时序逻辑电路设计165

6.5.1 同步时序电路设计步骤165

6.5.2 同步时序电路设计举例167

6.6 时序逻辑电路VHDL设计举例172

6.6.1 D触发器172

6.6.2 四位D触发器173

6.6.3 四位同步二进制加计数器174

6.6.4 四位同步十进制加计数器175

习题176

第7章 存储器和可编程逻辑器件184

7.1 概述184

7.2 随机存取存储器185

7.2.1 静态随机存取存储器186

7.2.2 存储器容量扩展189

7.2.3 动态随机存取存储器190

7.3 只读存储器193

7.3.1 只读存储器基本结构194

7.3.2 一次性可编程只读存储器195

7.3.3 电擦写可编程只读存储器196

7.3.4 闪存存储器198

7.4 可编程逻辑器件200

7.4.1 可编程逻辑器件的基本结构和表示方法200

7.4.2 可编程逻辑阵列201

7.4.3 可编程阵列逻辑203

7.4.4 通用阵列逻辑203

7.5 复杂可编程逻辑器件205

7.5.1 CPLD内部结构205

7.5.2 CPLD编程简介208

7.6 现场可编程门阵列209

7.6.1 查找表原理209

7.6.2 FPGA结构及编程210

习题212

第8章 脉冲波形产生和定时电路215

8.1 脉冲波形产生电路215

8.1.1 概述215

8.1.2 多谐振荡器215

8.1.3 单稳态触发器218

8.1.4 石英晶体多谐振荡器220

8.2 555定时电路221

8.2.1 555定时电路的结构和功能221

8.2.2 555定时电路组成多谐振荡器222

8.2.3 555定时电路组成单稳态触发器223

8.3 其他典型集成定时电路224

8.3.1 TTL集成单稳态触发器74121224

8.3.2 CMOS集成振荡器CD4047225

习题227

第9章 数模和模数转换电路231

9.1 概述231

9.1.1 转换关系和量化编码232

9.1.2 主要技术指标234

9.2 数模转换器235

9.2.1 权电阻网络DAC236

9.2.2 倒T形电阻网络DAC237

9.2.3 权电流型DAC238

9.3 集成DAC及应用239

9.3.1 集成DAC0832239

9.3.2 集成AD7524240

9.4 模拟-数字转换器242

9.4.1 反馈式ADC242

9.4.2 积分式ADC245

9.4.3 并行比较式ADC247

9.5 集成ADC及应用249

9.5.1 集成ADC0809249

9.5.2 集成双斜积分式ADC250

习题251

第10章 数字系统设计举例256

10.1 数字系统描述和设计256

10.1.1 数字系统描述256

10.1.2 数字系统设计257

10.2 ASM图表及设计举例258

10.2.1 ASM图表258

10.2.2 ASM图表设计举例1：交通灯控制器259

10.2.3 ASM图表设计举例2：彩灯控制器263

10.3 VHDL语言及设计举例267

10.3.1 交通灯控制器267

10.3.2 彩灯控制器270

习题参考答案275

附录 典型中规模集成电路的国标逻辑符号及说明299

参考文献304