Xilinx FPGA原理与实践 基于Vivado和Verilog HDL2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

Xilinx FPGA原理与实践 基于Vivado和Verilog HDLPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 FPGA基础及电路设计1

1.1 FPGA基础及7系列FPGA基本原理1

1.1.1 FPGA概述1

1.1.2 FPGA基本逻辑结构2

1.1.3 7系列FPGA CLB4

1.1.4 7系列FPGA的IOB8

1.1.5 7系列FPGA及7a35tftg256-1特性9

1.2 FPGA电路设计11

1.2.1 FPGA的BANK电路11

1.2.2 LED驱动电路13

1.2.3 拨码开关电路13

1.2.4 按键电路14

1.2.5 七段数码管驱动电路15

1.2.6 VGA显示驱动电路17

1.2.7 RS-232驱动电路19

1.2.8 配置电路20

1.2.9 XADC接口和扩展接口22

习题24

第2章 Verilog HDL语言与Vivado25

2.1 Verilog HDL基本结构25

2.1.1 一个简单的组合逻辑实例25

2.1.2 一个简单的时序逻辑实例27

2.1.3 Verilog HDL结构要求28

2.2 数据类型及变量、常量29

2.2.1 逻辑值和常量30

2.2.2 线网型变量wire30

2.2.3 寄存器类型reg31

2.2.4 符号常量32

2.2.5 存储器型变量32

2.3 运算符33

2.3.1 算术运算符33

2.3.2 逻辑运算符33

2.3.3 按位运算符34

2.3.4 关系运算符34

2.3.5 等式运算符35

2.3.6 缩减运算符35

2.3.7 移位运算符35

2.3.8 条件运算符和拼接运算符36

2.3.9 运算符的优先级37

2.4 语句37

2.4.1 赋值语句、结构说明语句、阻塞与非阻塞38

2.4.2 条件语句41

2.4.3 循环语句43

2.5 Vivado初步46

2.5.1 Vivado获取和安装47

2.5.2 Vivado主界面47

习题50

第3章 组合逻辑电路与Vivado进阶51

3.1 我的第一个工程——多数表决器51

3.1.1 多数表决器的分析和逻辑实现51

3.1.2 多数表决器的工程创建52

3.1.3 多数表决器的Verilog HDL源文件创建56

3.1.4 多数表决器的Verilog HDL代码实现及RTL分析58

3.1.5 综合59

3.1.6 约束60

3.1.7 实现62

3.1.8 仿真63

3.1.9 编程和调试65

3.2 3-8译码器设计和IP核70

3.2.1 译码器的实现70

3.2.2 译码器IP核生成75

3.3 调用IP核实现多数表决器78

3.3.1 使用74x138实现多数表决器的设计78

3.3.2 构建新工程并调用IP核78

习题83

第4章 时序逻辑电路FPGA实现84

4.1 时钟同步状态机的设计84

4.1.1 时钟同步状态机及其设计流程84

4.1.2 时钟同步状态机设计方法构建序列发生器86

4.1.3 状态图直接描述法实现序列发生器90

4.2 同步计数器74x163的实现94

4.3 移位寄存器的实现和应用97

4.3.1 74x194的实现97

4.3.2 使用74x194IP核实现11001序列发生器100

习题104

第5章 FPGA基本实践105

5.1 流水灯实践105

5.1.1 流水灯的关键设计105

5.1.2 流水灯工程的Vivado实现106

5.2 数码管动态显示实践111

5.2.1 数码管动态显示原理分析111

5.2.2 数码管动态显示设计112

5.2.3 数码管动态显示工程的Vivado实现113

5.2.4 数码管动态显示IP核设计与实现117

5.2.5 调用IP核实现动态显示120

5.3 VGA显示的实现123

5.3.1 VGA显示基本原理123

5.3.2 VGA显示设计与实现125

习题132

第6章 FPGA综合实践133

6.1 电子秒表的设计与实现133

6.1.1 按键消抖133

6.1.2 秒表综合设计136

6.2 UART串行接口设计及通信实现142

6.2.1 异步串行接口原理分析142

6.2.2 波特率及其他时钟信号发生模块设计143

6.2.3 串行发送程序设计145

6.2.4 串行接收程序设计148

6.2.5 串行通信顶层程序设计152

6.2.6 串行通信功能测试153

习题155

第7章 FPGA进阶——XADC、BRAM原理及电压表、示波器设计156

7.1 XADC基本结构及寄存器156

7.1.1 XADC逻辑结构156

7.1.2 XADC对外连接说明156

7.1.3 XADC端口159

7.1.4 XADC状态寄存器和控制寄存器160

7.1.5 操作模式166

7.1.6 XADC操作时序167

7.2 应用XADC实现多路电压采集及显示168

7.2.1 生成XADC IP核实例168

7.2.2 使用XADC IP核实现XADC序列模式访问模块171

7.2.3 A/D序列采集和显示实现175

7.2.4 序列采集及显示测试179

7.3 应用XADC及BRAM实现多通道示波器181

7.3.1 块存储器BRAM原理181

7.3.2 块内存生成IP的使用和仿真验证186

7.3.3 多通道示波器的设计思路192

7.3.4 显示内存设计及其访问模块构建及仿真193

7.3.5 波形发生器模块设计及仿真196

7.3.6 VGA显示驱动模块设计及仿真202

7.3.7 加入逻辑分析仪模块及顶层模块实现206

7.3.8 功能测试209

习题209

附录211

附录A xc7a35tftg256-1引脚说明211

附录B 口袋实验板资源218

附录C 实验或课程设计教学安排229

附录D 分章节代码汇总230

附录E A型实验板参考约束文件232

参考文献236