图书介绍

基于硬件描述语言的并行逻辑模拟系统研究与实现2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

吴悦著著
出版社：上海：上海大学出版社
ISBN：9787811185119
出版时间：2009
标注页数：171页
文件大小：65MB
文件页数：188页
主题词：博士－学位论文－汇编－上海市－2006

PDF下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]

点击复制MD5值：d1e3008b2fa18fc1432fc18c0d388e28

下载说明

基于硬件描述语言的并行逻辑模拟系统研究与实现PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载详情点击-查看共享计划

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数要大于标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第一章绪论1

1.1 论文研究的背景1

1.2 论文研究的意义2

1.3 论文相关知识介绍3

1.4 论文研究的主要工作9

第二章并行逻辑模拟系统的整体构成12

2.1 并行逻辑模拟系统组成和结构12

2.2 并行编程模型和并行算法设计15

2.3 几种主要的并行逻辑模拟方法17

2.4 影响并行逻辑性能的因素分析19

2.5 本章小结22

第三章前端编译模块的设计和实现23

3.1 VHDL语言描述规范23

3.2 语法分析自动生成工具集PCCTS简介26

3.3 编译模块的设计27

3.4 词法、语法分析器的设计和实现27

3.5 中间语法树的设计和生成33

3.6 模拟数据结构的设计和生成36

3.7 本章小结41

第四章时间偏差协议研究44

4.1 PDES同步机制44

4.2 时间偏差协议的研究45

4.3 时间偏差协议的同步控制机制49

4.4 时间偏差协议的优化策略研究与比较55

4.5 相关性消息取消方法实现58

4.6 本章小结68

第五章划分算法的研究与实现70

5.1 划分的基本概念70

5.2 影响划分结果的因素的分析71

5.3 逻辑电路划分模型的表示方法73

5.4 进程图的生成74

5.5 进程图的数据结构79

5.6 划分算法接口的数据结构80

5.7 几种典型的划分算法81

5.8 对并行性保存划分算法的改进84

5.9 针对静态划分与分配相结合的划分算法的设计91

5.10 运行与测试94

5.11 本章小结100

第六章动态负载平衡技术研究和实现101

6.1 动态负载平衡技术101

6.2 并行VHDL模拟中动态负载平衡模型的构建107

6.3 并行VHDL模拟中动态负载平衡的实现119

6.4 动态负载平衡性能分析137

6.5 本章小结140

第七章基于硬件描述语言的并行逻辑模拟系统应用平台142

7.1 系统介绍142

7.2 逻辑模拟平台主界面143

7.3 系统功能详细说明144

7.4 运行实例151

第八章总结与展望156

8.1 本文工作总结156

8.2 进一步工作展望158

参考文献159

攻读博士学位期间从事科研工作及取得的成果168

致谢171