DSPs原理及应用教程2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

DSPs原理及应用教程PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 DSPs概论与TMS320C6201/6701基本结构第1章 实时数字信号处理与DSPs芯片3

1.1　实时数字信号处理3

1.1.1　实时数字信号处理对DSPs的要求3

1.1.2　DSPs处理器与模拟信号处理电路的比较4

1.1.3　DSPs处理器与通用处理器的比较4

1.2　DSPs的发展历史6

1.2.1 初期的DSP结构和第一代DSPs产品6

1.2.2　第二代增强的DSPs7

1.2.3　第三代DSPs的创新设计7

1.2.4 当今DSP技术的新特点和应用领域8

1.3 Texas Instruments公司的DSPs12

1.4 TI DSPs的开发环境和工具13

1.4.1 Texas Instrument公司的CCS开发工具14

1.4.2 MATLAB DSP模块对TI DSPs的支持14

1.4.3 LabView DSP模块对TI DSPs的支持15

第2章 TMS320C6201/6701的基本结构与指令集16

2.1 中央处理单元16

2.1.1 中央处理单元基本结构16

2.1.2　数据通路18

2.1.3　控制寄存器组22

2.1.4 TMS320C6701扩充控制寄存器组30

2.2　片内程序和数据存储器35

2.2.1 片内程序和数据存储器的基本结构35

2.2.2　程序存储器控制器36

2.2.3　片内程序存储器37

2.2.4 由DMA控制器对片内程序存储器的寻访38

2.2.5　数据存储器控制器39

2.2.6　片内数据存储器41

2.2.7 DMA控制器寻访片内程序存储器43

2.3　片外存储器接口43

2.3.1 片外存储器接口的基本结构43

2.3.2 片外存储器接口的接口信号44

2.3.3　片外存储器接口寄存器46

2.3.4 SDRAM接口51

2.3.5 SBSRAM接口54

2.3.6　异步存储器接口55

2.4　直接存储器访问控制器56

2.4.1　直接存储器访问控制器的基本结构56

2.4.2　直接存储器访问技术术语与功能特点57

2.4.3　直接存储器访问寄存器58

2.4.4　直接存储器访问数据块传输59

2.4.5　直接存储器访问特殊操作方式60

2.5 流水线61

2.5.1 TMS320C6201/6701流水线的基本结构61

2.5.2　流水线对应不同指令形式的执行模式67

2.5.3　流水线运行注意事项70

2.6 多通道缓冲串口71

2.6.1 TMS320C6201/6701多通道缓冲串口的技术特性71

2.6.2　多通道缓冲串口的接口信号72

2.6.3 多通道缓冲串口的寄存器73

2.6.4　数据的发送与接收80

2.6.5　多通道选择操作86

2.7　通用定时器90

2.7.1TMS320C6201/6701通用定时器基本技术特性90

2.7.2　通用定时器的运行93

2.8　中断选择器95

2.8.1 TMS320C6201/6701中断选择器的基本特性95

2.8.2　中断服务表98

2.8.3　中断设置流程100

2.8.4 中断嵌套101

2.8.5 陷阱102

2.9　芯片模式、时钟与电源配置103

2.9.1 TMS320C6201/6701芯片模式配置概述103

2.9.2 TMS320C6201/6701复位103

2.9.3　芯片模式配置104

2.9.4　输入时钟模式配置105

2.9.5　端格式配置107

2.9.6　Power-Down模式配置108

2.9.7 JTAG接口108

2.10　指令集109

2.10.1 TMS320C62x和TMS320C67x指令集概述109

2.10.2　指令集的格式与规则110

2.10.3 指令集119

第3章 DSPs主机端口的原理及应用120

3.1 概述120

3.2 HPI的信号描述121

3.3 HPI寄存器124

3.4 HPI的总线操作126

3.4.1　锁存控制信号128

3.4.2 HPID寄存器读操作128

3.4.3 HPID寄存器写操作128

3.4.4 HPIC或HPIA寄存器访问129

3.5 HPI的存取操作129

3.5.1　不带地址自增益的读操作129

3.5.2　带地址自增益的读操作131

3.5.3 HPI的写操作133

3.6 HPI的自举加载操作134

3.7 HPI应用实例135

第二部分 DSPs核心系统硬件设计143

第4章 SDRAM在核心系统中与DSP EMIF的接口和地址分配143

4.1 TMS320C6201/6701 EMIF与SDRAM接口的设计原理143

4.1.1 TMS320C6201/6701兼容的SDRAM类型143

4.1.2 TMS320C6201/6701 EMIF与SDRAM接口特点144

4.1.3 TMS320C6201/6701 EMIF与SDRAM接口信号144

4.2 SDRAM（MT48LC4M16A2）的工作原理、主要参数和时序145

4.2.1 SDRAM器件MT48LC4M16A2简介145

4.2.2 MT48LC4M16A2的操作147

4.2.3 SDRAM接口时序152

4.3 EMIF与SDRAM（MT48LC4M16A2）的接口逻辑153

4.3.1 TMS320C6201/6701与MT48LC4M16A2的硬件接口153

4.3.2 TMS320C6201/6701与MT48LC4M16A2接口的寄存器配置155

4.3.3 EMIF与MT48LC4M16A2接口的初始化程序157

4.4 SDRAM在DSP核心系统中的地址分配158

4.5 SDRAM的操作电源、功耗和封装159

第5章 SBSRAM在核心系统中与DSP EMIF的接口和地址分配161

5.1 TMS320C6201/6701 EMIF与SBSRAM接口的设计原理161

5.1.1 TMS320C6201/6701 EMIF与SBSRAM接口特点161

5.1.2 TMS320C6201/6701 EMIF与SBSRAM接口信号161

5.2 SBSRAM（MT58L256L32P）的工作原理、主要参数和时序162

5.2.1 SBSRAM器件MT58L256L32P简介162

5.2.2 SBSRAM（MT58L256L32P）的操作164

5.2.3 SBSRAM接口时序165

5.3 EMIF与SBSRAM（MT58L256L32P）的接口逻辑166

5.3.1 TMS320C6201/6701与MT58L256L32P的硬件接口166

5.3.2 TMS320C6201/6701与MT58L256L32P接口的寄存器配置167

5.3.3 与MT58L256L32P接口的EMIF初始化程序168

5.4 SBSRAM在DSP核心系统中的地址分配169

5.5 MT58L256L32P的操作电源、功耗和封装169

第6章 FlashROM在核心系统中与DSP EMIF的接口和地址分配171

6.1 TMS320C6201/6701 EMIF与FlashROM接口的设计原理171

6.1.1 TMS320C6201/6701 EMIF的异步接口信号171

6.1.2 TMS320C6201/6701 EMIF的ROM模式172

6.2 FlashROM（AM29LV160DB）的工作原理、主要参数和时序172

6.2.1 FlashROM器件AM29LV160DB简介172

6.2.2 AM29LV160DB功能和通用命令173

6.3 EMIF与Flash（AM29LV160DB）的接口逻辑179

6.3.1 TMS320C6201/6701与AM29LV160DB的硬件接口179

6.3.2 TMS320C6201/6701与AM29LV160DB接口的寄存器配置180

6.3.3 TMS320C6201/6701与AM29LV160DB接口的软件控制182

6.3.4　相关程序184

6.4 Flash在DSP核心系统中的地址分配188

6.5 Flash的操作电源、功耗和封装189

第7章 FIFO在核心系统中与DSP EMIF的接口和地址分配190

7.1 TMS320C6201/6701 EMIF与FIFO接口的设计原理190

7.2 FIFO（CY7C4245-10ASC）的工作原理、主要参数和时序191

7.2.1 FIFO类型器件CY7C4245-10ASC简介191

7.2.2 CY7C4245-10ASC的操作193

7.3 EMIF与FIFO（CY7C4245-10ASC）的接口逻辑194

7.3.1 TMS320C6201/6701与CY7C4245-10ASC的硬件接口194

7.3.2 TMS320C6201/6701与CY7C4245-10ASC接口的寄存器配置195

7.4 FIFO在DSP核心系统中的地址分配196

7.5 FIFO的操作电源、功耗和封装196

第8章 DSP核心系统和其他技术198

8.1 Reset电路198

8.1.1Reset电路的功能198

8.1.2　复位电路的分析198

8.1.3　复位时间的确定199

8.2　时钟电路199

8.2.1 PLL倍频模式200

8.2.2　时钟电路图201

8.3　电源系统设计202

8.3.1　加电次序设计203

8.3.2　供电系统设计203

8.4 BGA封装与焊接204

8.5 TMS320C6201/6701 PCB布局及电源去耦合电容205

8.6 TMS320C6201/6701的散热207

8.7 JTAG调试技术和接口设计209

第三部分 DSP软件调试技术213

第9章 利用CCS开发DSP程序213

9.1　开发程序前的准备213

9.1.1　安装TMS320C6201/6701的硬件仿真设备213

9.1.2　新建一个工程文件214

9.1.3 向工程中添加各类文件217

9.2 用CCS的基本工具开发DSP程序218

9.2.1　使用基本调试工具218

9.2.2　修改编译选项及更改语法错误219

9.2.3　使用断点和观察窗口221

9.2.4　使用文件输入输出探针223

9.2.5　使用图形工具显示图形224

第10章 利用TMS320C6201/6701核心系统的定浮点运算程序的设计与分析228

10.1　DSP的定、浮点表示方式228

10.1.1　定点表示方式228

10.1.2 IEEE标准的浮点数表示方式229

10.2　定点小数乘法程序的设计与分析229

10.2.1　定点小数乘法程序的设计229

10.2.2　程序的运行分析（存储器、寄存器、单步运行方式）230

10.3 64位整数加减法程序的设计与分析234

10.3.1 64位整数加减法程序的设计234

10.3.2　程序的运行分析235

10.4　浮点运算程序的设计与分析236

10.4.1 浮点乘除法运算程序的设计236

10.4.2　程序的运行分析237

第11章 利用TMS320C6201/6701核心系统的FFT运算程序的设计与分析239

11.1 FFT运算的原理239

11.2 FFT运算程序的设计241

11.2.1 主程序241

11.2.2　倒序子程序241

11.2.3 FFT算法子程序242

11.3　程序的运行分析243

11.3.1　设置断点243

11.3.2　添加Watch Window观察变量243

11.3.3　单步运行程序243

11.3.4 添加View Graph比较输入输出波形244

第12章 IIR和FIR数字滤波器程序的设计与仿真246

12.1 数字滤波器的表示方法246

12.2 IIR数字滤波器DSP程序的设计247

12.3 用CCS对IIR数字滤波器程序进行仿真248

12.4 FIR数字滤波器程序的设计250

12.5 用CCS对FIR数字滤波器程序进行仿真251

第13章 基于DSP/BIOS测试FIR数字滤波器程序254

13.1　DSP/BIOS功能及其组件254

13.1.1 DSP/BIOS实时库和API254

13.1.2 DSP/BIOS的配置工具255

13.1.3　DSP/BIOS插件——实时分析工具256

13.2　DSP/BIOS测试模块——LOG257

13.3　DSP/BIOS测试模块——STS258

13.4 用DSP/BIOS模块测试FIR数字滤波器程序259

13.4.1 创建关于FIR数字滤波器程序的DSP/BIOS工程文件259

13.4.2 为FIR数字滤波器程序添加DSP/BIOS模块函数260

13.4.3 为FIR数字滤波器程序添加DSP/BIOS模块对象263

13.4.4 用统计观察窗观察F1R数字滤波器程序的统计数据264

13.4.5 用Message Log显示FIR数字滤波器程序的统计信息267

附录269

附录A　指令表269

A-1 TMS320C62x/C67x定点指令集表269

A-2 TMS320C67x浮点指令集表276

附录B　程序代码278

B-1 部分用于熟悉CCS基本操作的程序278

B-2 FFT主程序及其子程序282

B-3 IIR数字滤波器程序及其相关程序284

B-4 FIR数字滤波器程序及其相关程序290

B-5 基于DSP/BIOS的数字滤波器构造程序291

附录C DSPs Main Words Dictionary292

附录D TMS320C6201/6701核心系统电路结构内容索引298

参考文献299