兼容ARM9的软核处理器设计 基于FPGA2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

兼容ARM9的软核处理器设计 基于FPGAPDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 数字电路设计模型1

1.1最初的模型——带有输入输出的模块1

1.2组合逻辑2

1.3时序逻辑3

1.4同步电路5

1.5同步电路时序路径6

1.6 RTL描述8

1.7综合生成电路9

结束语10

第2章 Verilog RTL编程11

2.1 Verilog语言与RTL描述11

2.2 Verilog描述语句对应电路13

2.3如何进行RTL设计16

2.4 RTL设计要点17

2.5 UART串口通信设计实例18

结束语25

第3章 Modelsim仿真26

3.1仿真的意义26

3.2 testbench文件27

3.3 Modelsim仿真工具28

3.4 UART串口仿真实例32

结束语34

第4章 FPGA开发板原型验证35

4.1 FPGA内部结构35

4.2 FPGA开发板41

4.3 FPGA设计开发流程43

4.4 FPGA设计内部单元46

4.5 UART设计在Altera FPGA的下载执行53

4.6 UART设计在Xilinx FPGA的下载执行61

结束语77

第5章 ARM9微处理器编程模型78

5.1 ARM公司历史78

5.2 ARM处理器架构79

5.3微处理器基本模型81

5.4 ARMv4架构模式84

5.5 ARMv4架构内部寄存器86

5.6 ARMv4架构的异常中断89

5.7 ARMv4架构支持的ARM指令集95

5.8 ARM指令与中断分析117

结束语119

第6章 兼容ARM9微处理器Verilog RTL设计120

6.1确定RTL设计的输入输出端口121

6.2经典的三级流水线架构125

6.3经典的五级流水线架构128

6.4三级流水线改进架构130

6.5适于兼容ARM9微处理器的三级架构134

6.6影响流水线架构执行的四种状况139

6.7第一级：取指阶段的Verilog RTL实现151

6.8第二级：乘法运算阶段的Verilog RTL实现152

6.9第三级：加法运算阶段的Verilog RTL实现159

6.10寄存器组的写入168

6.11 CPSR/SPSR的写入176

6.12数据池的读写185

6.13第四级：读操作数据的回写187

结束语191

第7章 Hello World——兼容ARM9处理器内核运行的第一个程序192

7.1基于FPGA的SoC设计流程193

7.2使用RealView MDK编译Hello World程序197

7.3 Modelsim仿真输出Hello World206

7.4建立Hello World的FPGA设计工程213

结束语226

第8章 Dhrystone Benchmark——兼容ARM9处理器内核性能测试227

8.1 Dhrystone 2.1介绍228

8.2移植Dhrystone 2.1进行编译232

8.3使用Modelsim仿真运行Dhrystone Benchmark238

8.4在线可编程的FPGA SoC设计工程245

8.5 Dhrystone Benchmark在开发板中运行254

结束语258

第9章 uClinux仿真——结合SkyEye，启动不带MMU的操作系统259

9.1 ARM7TDMI-S处理器内核260

9.2以ARM7TDMI为核心的单片机266

9.3 uClinux嵌入式操作系统269

9.4 SkyEye硬件模拟平台270

9.5 Modelsim下仿真uClinux启动过程274

结束语290

第10章 Linux操作系统仿真——结合mini2440开发板，启动带MMU的操作系统291

10.1 ARM920T处理器内核291

10.2 S3C2440A 32位微控制器296

10.3 mini2440 ARM9开发板298

10.4 NAND Flash仿真模型301

10.5为兼容ARM9处理器内核增加协处理器指令303

10.6建立仿真Linux操作系统的testbench305

结束语318

附录A 启动Linux操作系统的全部打印log信息320

附录B 兼容ARM9处理器内核带注释的Verilog RTL代码329

附录C 相关网址389