图书介绍

数字系统设计方法与实践2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字系统设计方法与实践
  • 万国春，童美松编著 著
  • 出版社： 上海：同济大学出版社
  • ISBN：9787560859484
  • 出版时间：2015
  • 标注页数：253页
  • 文件大小：114MB
  • 文件页数：261页
  • 主题词：数字系统－系统设计

PDF下载


点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢]  [在线试读本书]   [在线获取解压码]
点击复制MD5值：635f79d806097a4e0dafcafdb19c817d

下载说明

数字系统设计方法与实践PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载  详情点击-查看共享计划
建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数 要大于 标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第一章 数字系统设计与FPGA1

1.1 数字系统设计自动化技术的发展历程1

1.2 数字系统的设计流程2

1.3 基于FPGA的数字系统设计5

1.3.1 可编程逻辑器件的发展历史5

1.3.2 基于FPGA的数字系统设计流程6

第二章 现场可编程门阵列FPGA9

2.1 FPGA的结构和工作原理9

2.2 Xilinx产品概述12

2.2.1 Spartan系列12

2.2.2 Virtex系列13

2.3 FPGA的配置15

2.4 实验平台的选择17

第三章 Xilinx ISE开发套件19

3.1 ISE 10.1开发流程19

3.1.1 设计输入20

3.1.2 仿真26

3.1.3 添加约束28

3.1.4 综合38

3.1.5 实现43

3.1.6 iMPACT编程与配置46

3.2 ISE高级组件54

3.2.1 在线逻辑分析仪（ChipScope Pro）54

3.2.2 平面布局规划器（PlanAhead）55

3.2.3 时序分析器（Timing Analyzer）56

3.2.4 布局规划器（Floorplanner）61

3.2.5 功耗分析工具（XPower）62

【设计实践】65

3-1 ChipScope Pro的逻辑分析实验65

第四章 基本数字电路的VHDL设计75

4.1 组合逻辑电路的VHDL设计75

4.1.1 加法器75

4.1.2 多路选择器79

4.1.3 编码器与译码器82

【设计实践】85

4-1 快速加法器的设计85

4-2 4×4乘法器的设计87

4-3 ChipScope Pro的VIO实验89

4.2 时序电路的VHDL设计93

4.2.1 基础时序元件95

4.2.2 计数器的VHDL设计100

4.2.3 堆栈与FIFO103

4.2.4 多边沿触发问题107

【设计实践】110

4-4 奇数与半整数分频器设计110

4-5 DCM模块设计实例112

4.3 有限状态机的VHDL设计120

4.3.1 VHDL状态机的一般形式120

4.3.2 有限状态机的一般设计方法127

4.3.3 有限状态机的VHDL描述129

【设计实践】135

4-6 交通灯控制器135

4-7 乒乓游戏设计138

第五章 FPGA开发设计方法142

5.1 FPGA系统设计的基本原则142

5.1.1 面积与速度的平衡互换原则142

5.1.2 硬件可实现原则143

5.2 FPGA中的同步设计144

5.3 FPGA中的时钟设计145

5.3.1 全局时钟145

5.3.2 门控制时钟146

5.3.3 多级逻辑时钟149

5.3.4 行波时钟150

5.3.5 多时钟系统151

5.4 FPGA系统设计的常用技巧153

5.4.1 乒乓操作153

5.4.2 串并／并串转换155

5.4.3 流水线设计155

【设计实践】158

5-1 32位流水线加法器的设计158

第六章 综合设计实例161

6.1 数码管扫描显示电路161

6.2 八位除法器的设计166

6.3 Virtex-Ⅱ Pro的SVGA显示控制器设计171

第七章 数字系统综合实验182

7.1 数字时钟设计182

7.2 直接数字频率合成技术（DDS）的设计与实现186

7.3 音乐播放器实验191

7.4 基于FPGA的FIR数字滤波器的设计202

7.5 数字下变频器（DDC）的设计207

第八章 CPU设计211

附录一 Vivado设计套件232

附录1.1 单一的、共享的、可扩展的数据模型232

附录1.2 标准化XDC约束文件——SDC233

附录1.3 多维度解析布局器234

附录1.4 IP封装器、集成器和目录235

附录1.5 Vivado HLS把ESL带入主流237

附录1.6 其他特性238

附录二 XUP Virtex-Ⅱ Pro开发系统的使用240

附录2.1 Virtex-Ⅱ Pro FPGA主芯片介绍241

附录2.2 电源供电模块241

附录2.3 时钟电路242

附录2.4 SVGA视频模块243

附录2.5 AC97音频解码模块244

附录2.6 RS232串行接口模块245

附录2.7 PS2接口模块246

附录2.8 开关、按键和LED指示灯247

附录2.9 下载配置模块247

附录2.10 高速和低速的扩展连接器248

附录三 通用型开发板底板普及板V11.0.1的使用251

参考文献253

热门推荐