数字设计 系统方法2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字设计 系统方法PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第一部分 绪论2

第1章 数字抽象化2

1.1 数字信号2

1.2 数字信号容忍噪声3

1.3 数字信号表示复杂数据6

1.3.1 表示一年中的某一天7

1.3.2 表示减色法8

1.4 数字逻辑函数8

1.5 数字电路和系统的Verilog描述9

1.6 系统中的数字逻辑11

小结11

文献说明12

习题12

第2章 数字系统设计实践15

2.1 设计流程15

2.1.1 设计规格15

2.1.2 概念开发与可行性17

2.1.3 划分与详细设计18

2.1.4 验证19

2.2 数字系统由芯片和电路板构建19

2.3 计算机辅助设计工具22

2.4 摩尔定律和数字系统演变23

小结25

文献说明25

习题25

第二部分组合逻辑28

第3章 布尔代数28

3.1 公理28

3.2 性质29

3.3 对偶函数30

3.4 标准形式31

3.5 从公式到门电路31

3.6 用Verilog描述布尔表达式33

小结35

文献说明35

习题35

第4章 CMOS逻辑电路38

4.1 开关逻辑38

4.2 MOS晶体管的开关模型41

4.3 CMOS门电路46

4.3.1 基本的CMOS门电路46

4.3.2 反相器、与非门、或非门47

4.3.3 复杂门49

4.3.4 三态电路50

4.3.5 应避免使用的电路52

小结52

文献说明53

习题53

第5章 CMOS电路的延迟和功耗56

5.1 静态CMOS门的延迟56

5.2 扇出和驱动大电容负载58

5.3 扇入和逻辑功效59

5.4 延迟计算61

5.5 延迟优化63

5.6 连线延迟64

5.7 CMOS电路的功率损耗67

5.7.1 动态功耗67

5.7.2 静态功耗68

5.7.3 功率调节68

小结69

文献说明69

习题70

第6章 组合逻辑设计72

6.1 组合逻辑72

6.2 闭合73

6.3 真值表、最小项和标准形式73

6.4 蕴涵项和立方体75

6.5 卡诺图77

6.6 函数的覆盖78

6.7 由覆盖转化成门电路79

6.8 不完全确定函数80

6.9 “和之积”形式的实现81

6.10 险象83

小结84

文献说明85

习题85

第7章 使用Verilog描述组合逻辑89

7.1 用Verilog描述素数电路89

7.1.1 Verilog模块89

7.1.2 case语句90

7.1.3 casex语句92

7.1.4 assign语句93

7.1.5 结构描述94

7.1.6 十进制素数函数95

7.2 素数电路的测试平台95

7.3 实例：七段译码器98

小结103

文献说明104

习题104

第8章 组合电路基础单元106

8.1 多位信号的表示106

8.2 译码器106

8.3 多路选择器109

8.4 编码器115

8.5 仲裁器和优先编码器118

8.6 比较器121

8.7 移位器123

8.8 只读存储器123

8.9 读写存储器126

8.10 可编程逻辑阵列128

8.11 数据手册128

8.12 知识产权129

小结130

文献说明130

习题131

第9章 组合电路实例132

9.1 3的倍数电路132

9.2 明天电路135

9.3 优先级仲裁器137

9.4 井字棋游戏138

小结145

习题145

第三部分算术电路148

第10章 算术电路148

10.1 二进制数148

10.2 二进制加法150

10.3 负数和减法154

10.4 乘法159

10.5 除法162

小结165

习题166

第11章 定点数和浮点数170

11.1 误差的表示方法：准度、精度和分辨率170

11.2 定点数172

11.2.1 表示方法172

11.2.2 运算173

11.3 浮点数175

11.3.1 表示方法175

11.3.2 未规格化数和逐级下溢176

11.3.3 浮点数乘法176

11.3.4 浮点数加／减法178

小结180

文献说明181

习题181

第12章 快速算术电路183

12.1 超前进位183

12.2 布斯编码188

12.3 华莱士树191

12.4 综合说明195

小结195

文献说明196

习题196

第13章 算术运算实例198

13.1 复数乘法198

13.2 定点和浮点格式之间的转换200

13.2.1 浮点格式200

13.2.2 定点数到浮点数的转换201

13.2.3 浮点数到定点数的转换202

13.3 FIR滤波器203

小结206

文献说明206

习题206

第四部分同步时序逻辑210

第14章 时序逻辑210

14.1 时序电路210

14.2 同步时序电路211

14.3 交通灯控制器213

14.4 状态分配215

14.5 实现有限状态机216

14.6 Verilog编程实现有限状态机218

小结222

文献说明223

习题223

第15章 时序约束226

15.1 传播和污染延迟226

15.2 D触发器228

15.3 设置和保持时序约束229

15.4 时钟偏差的影响231

15.5 时序实例232

15.6 时序和逻辑综合233

小结235

文献说明235

习题236

第16章 数据通路时序逻辑239

16.1 计数器239

16.1.1 简单计数器239

16.1.2 加一／减一／载入计数器240

16.1.3 定时器241

16.2 移位寄存器244

16.2.1 一个简单的移位寄存器244

16.2.2 左移／右移／载入移位寄存器245

16.2.3 通用移位器／计数器246

16.3 控制和数据分区248

16.3.1 实例：自动售货机FSM249

16.3.2 实例：密码锁257

小结260

习题261

第17章 分解有限状态机263

17.1 闪光信号灯263

17.2 交通灯控制器271

小结278

习题279

第18章 微码282

18.1 简单的微编码FSM282

18.2 指令序列286

18.3 多路分支291

18.4 多种指令类型292

18.5 微码子程序296

18.6 简单计算机296

小结302

文献说明302

习题302

第19章 时序电路实例305

19.1 3分频计数器305

19.2 SOS探测器306

19.3 井字棋游戏309

19.4 赫夫曼编码／译码311

19.4.1 赫夫曼编码器311

19.4.2 赫夫曼解码器314

小结316

文献说明316

习题317

第五部分实用设计320

第20章 验证与测试320

20.1 设计验证320

20.1.1 覆盖率的验证320

20.1.2 测试的类型321

20.1.3 静态时序分析322

20.1.4 形式验证322

20.1.5 缺陷跟踪322

20.2 测试322

20.2.1 故障模型322

20.2.2 组合逻辑测试323

20.2.3 测试冗余逻辑323

20.2.4 扫描324

20.2.5 内置自测试325

20.2.6 特性测试326

小结326

文献说明327

习题327

第六部分 系统设计330

第21章 系统级设计330

21.1 系统设计过程330

21.2 规格330

21.2.1 Pong331

21.2.2 DES破解器332

21.2.3 音乐播放器333

21.3 系统划分334

21.3.1 Pong335

21.3.2 DES破解器335

21.3.3 音乐合成器335

小结337

文献说明337

习题337

第22章 接口和系统级时序338

22.1 接口时序338

22.1.1 常有效时序338

22.1.2 周期性有效信号338

22.1.3 流控制339

22.2 接口划分与选择341

22.3 接口的串行化与分包341

22.4 同步时序344

22.5 时序表344

22.5.1 事件流345

22.5.2 流水线和时序预测345

22.6 接口与时序实例345

22.6.1 Pong345

22.6.2 DES破解器346

22.6.3 音乐播放器348

小结349

习题349

第23章 流水线351

23.1 流水线基础351

23.2 流水线举例353

23.3 实例：行波进位加法器流水线355

23.4 流水线停顿357

23.5 双缓冲359

23.6 负载均衡363

23.7 可变负载364

23.8 资源共享366

小结367

文献说明368

习题368

第24章 互连370

24.1 互连简述370

24.2 总线370

24.3 交叉开关373

24.4 互连网络374

小结376

文献说明377

习题377

第25章 存储器系统379

25.1 存储器的基本存储体379

25.1.1 SRAM阵列379

25.1.2 DRAM芯片380

25.2 用位片和存储体构造存储器382

25.3 交叉存储器383

25.4 高速缓存386

小结389

文献说明389

习题389

第七部分异步逻辑392

第26章 异步时序电路392

26.1 流表分析392

26.2 流表综合：触发电路394

26.3 竞争与状态分配397

小结400

文献说明400

习题400

第27章 触发器402

27.1 锁存器的内部结构402

27.2 触发器的内部结构404

27.3 CMOS锁存器与触发器406

27.4 锁存器的流表推理407

27.5 D触发器的流表综合408

小结410

文献说明410

习题410

第28章 亚稳态和同步失效412

28.1 同步失效412

28.2 亚稳态413

28.3 进入和脱离非法状态的概率415

28.4 亚稳态的演示416

小结418

文献说明419

习题419

第29章 同步器设计420

29.1 何处使用同步器420

29.2 蛮力同步器421

29.3 多位信号的问题422

29.4 FIFO同步器423

小结428

文献说明429

习题429

附录Verilog编码风格431

参考文献439

Verilog模块索引444

主题词索引447