数字逻辑与计算机设计 VHDL语言描述2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

数字逻辑与计算机设计 VHDL语言描述PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 布尔代数、布尔函数、VHDL和门1

1.1 引言1

1.2 布尔代数基础1

1.2.1 维恩图2

1.2.2 布尔函数的黑盒子3

1.2.3 基本逻辑符号4

1.2.4 布尔代数公理7

1.2.5 布尔代数定理8

1.2.6 布尔代数定理的证明9

1.3 从真值表推出布尔函数10

1.3.1 用函数的1值推出布尔函数10

1.3.2 用函数的0值推出布尔函数11

1.3.3 用最小项和最大项推出布尔函数12

1.4 简单门函数的VHDL设计15

1.4.1 NOT函数的VHDL设计15

1.4.2 AND函数的VHDL设计17

1.4.3 OR函数的VHDL设计18

1.4.4 XOR函数的VHDL设计19

1.4.5 NAND函数的VHDL设计21

1.4.6 NOR函数的VHDL设计22

1.4.7 XNOR函数的VHDL设计24

1.4.8 BUFFER函数的VHDL设计26

1.4.9 用标准形式给出的任意布尔函数的VHDL设计27

1.5 有关逻辑门的更多内容30

1.5.1 等价门符号30

1.5.2 全功能门31

1.5.3 等价门电路32

1.5.4 门的简化描述名称32

1.5.5 门的国际逻辑符号32

习题34

第2章 数制转换、码制和函数最简化37

2.1 引言37

2.2 数字电路与模拟电路37

2.2.1 人类心脏的数字化信号37

2.2.2 离散信号与连续信号38

2.3 二进制数制转换38

2.3.1 十进制数、二进制数、八进制数和十六进制数38

2.3.2 转换技术40

2.4 二进制码制45

2.4.1 小键盘和键盘的最少比特表示45

2.4.2 常见码制：BCD，ASCII，以及其他45

2.4.3 二进制和反射格雷码之间的模2加法和转换48

2.4.4 七段码51

2.4.5 字母显示系统的VHDL设计52

2.5 卡诺图化简方法54

2.5.1 卡诺图资源管理器55

2.5.2 使用两变量卡诺图56

2.5.3 使用三变量卡诺图58

2.5.4 使用四变量卡诺图60

2.5.5 无关的输出61

习题63

第3章 逻辑电路分析和设计简介67

3.1 引言67

3.2 集成电路器件67

3.3 分析和设计逻辑电路69

3.3.1 分析和设计继电器逻辑电路69

3.3.2 分析IC逻辑电路70

3.3.3 设计IC逻辑电路71

3.4 生成详细的原理图74

3.5 用与非／与非和或非／或非形式设计电路76

3.6 传输延时78

3.7 译码器79

3.7.1 用译码器和单个门设计逻辑电路82

3.8 多路选择器85

3.8.1 用多路选择器设计逻辑电路87

3.9 险象88

3.9.1 功能险象88

3.9.2 逻辑险象89

习题91

第4章 组合逻辑电路的VHDL设计94

4.1 引言94

4.2 VHDL94

4.3 库组成95

4.4 实体声明96

4.5 结构体声明97

4.5.1 数据流设计风格评价98

4.5.2 行为设计风格评价98

4.5.3 结构设计风格评价98

4.6 数据流设计风格99

4.7 行为设计风格102

4.8 结构设计风格106

4.9 用连线和总线实现112

4.10 VHDL设计实例116

4.10.1 用标量输入和输出设计117

4.10.2 用向量输入和输出设计118

4.10.3 通用VHDL体系结构120

习题121

第5章 双稳态存储器件的VHDL设计125

5.1 引言125

5.2 S-R NOR锁存器分析125

5.2.1 简单的电灯开关125

5.2.2 S-R NOR锁存器的电路延迟模型127

5.2.3 S-R NOR锁存器的特性表128

5.2.4 S-R NOR锁存器的特征方程129

5.2.5 S-R NOR锁存器的PS/NS表129

5.2.6 S-R NOR锁存器的时序图130

5.3 S-R NAND锁存器分析132

5.3.1 S-R NAND锁存器电路延迟模型132

5.3.2 S-R NAND锁存器的特性表132

5.3.3 S-R NAND锁存器的特征方程133

5.3.4 S-R NAND锁存器的PS/NS表133

5.3.5 S-R与非锁存器的时序图133

5.4 设计一个简单的时钟134

5.5 设计一个D锁存器137

5.5.1 门控S-R锁存器电路设计137

5.5.2 用S-R锁存器设计D锁存器电路138

5.5.3 利用D锁存器的特性表来设计D锁存器电路139

5.5.4 D锁存器的时序图140

5.5.5 用D锁存器构造一个时钟141

5.5.6 构造一个8比特的D锁存器142

5.6 设计D触发器电路143

5.6.1 设计主从型D触发器电路143

5.6.2 用S-R与非锁存器设计D触发器146

5.6.3 上升沿触发的D触发器的时序图149

习题150

第6章 简单有限状态机的VHDL设计156

6.1 引言156

6.2 同步电路156

6.3 用VHDL构造一个D型触发器157

6.4 设计简单的同步电路158

6.5 用算法公式法设计计数器159

6.6 用算法公式法设计非传统计数器167

6.7 用算术法设计计数器170

6.8 分频（降低一个快时钟的频率）171

6.9 用PS/NS表格法设计计数器174

6.10 用PS/NS表格法设计非传统计数器177

习题178

第7章 计算机电路184

7.1 引言184

7.2 三态输出与断开状态184

7.3 微计算机系统的数据总线共享187

7.4 深入了解XOR和XNOR符号及功能190

7.4.1 奇函数和偶函数191

7.4.2 单比特错误检测系统192

7.4.3 比较器和大于电路194

7.5 加法器设计197

7.5.1 半加器模块的设计197

7.5.2 全加器模块的设计198

7.6 设计及使用行波进位加法器和减法器200

7.7 行波进位加法器的传播延迟时间203

7.8 设计超前进位加法器203

7.9 超前进位加法器的传播延迟时间206

习题206

第8章 电路实现技术210

8.1 引言210

8.2 可编程逻辑器件210

8.2.1 可编程只读存储器（PROM）和查找表（LUT）212

8.2.2 可编程逻辑阵列（PLA）213

8.2.3 可编程阵列逻辑（PAL）或者通用阵列逻辑（GAL）213

8.2.4 使用PROM或者LUT进行电路设计214

8.2.5 使用PLA进行电路设计215

8.2.6 使用PAL或者GAL进行电路设计216

8.3 正逻辑规则和直接极性标志217

8.3.1 信号名称217

8.3.2 PLC和DPI系统的等效电路分析218

8.4 更多关于多路选择器（MUX）和数据分路器（DMUX）的内容221

8.4.1 MUX树设计223

8.4.2 DMUX树设计223

习题224

第9章 复杂有限状态机的VHDL设计227

9.1 引言227

9.2 基于双进程PS/NS方法的设计228

9.3 CPLD、FPGA和状态机编码风格浅析231

9.4 有限状态机模型总结234

9.5 利用摩尔输出设计紧凑编码状态机235

9.6 利用摩尔输出设计单热点编码状态机237

9.7 利用摩尔和米利输出设计紧凑编码状态机241

9.8 利用摩尔和米利输出设计单热点编码状态机243

9.9 利用算法公式法设计复杂状态机245

9.10 提高复杂状态机的可靠性251

9.11 其他状态机设计方法255

9.11.1 双分配PS/NS方法256

9.11.2 混合PS/NS方法259

习题262

第10章 基本的计算机体系结构279

10.1 引言279

10.2 通用数据处理系统或计算机279

10.3 哈佛型计算机和RISC体系结构280

10.4 普林斯顿（冯·诺依曼）型计算机和CISC体系结构282

10.5 VBC1概述283

10.6 VBC1设计原理283

10.7 VBC1编程器寄存器模型286

10.8 VBC1指令集体系结构287

10.9 汇编语言程序的编写格式289

习题290

第11章 VBC1的汇编语言编程292

11.1 引言292

11.2 VBC1指令集292

11.3 IN指令293

11.4 OUT指令296

11.5 MOV指令298

11.6 LOADI指令300

11.7 ADDI指令301

11.8 ADD指令303

11.9 SRO指令304

11.10 JNZ指令306

11.11 VBC1编程实例和技术308

11.11.1 无条件跳转308

11.11.2 标签308

11.11.3 循环计数器309

11.11.4 程序“横行”310

11.11.5 减法指令310

11.11.6 乘法指令312

11.11.7 除法指令312

习题312

第12章 设计输入／输出电路316

12.1 引言316

12.2 设计仲裁电路316

12.3 设计总线仲裁电路318

12.4 设计可加载寄存器电路319

12.5 设计输入电路321

12.5.1 设计由4个滑动开关驱动的输入电路323

12.6 设计输出电路324

12.6.1 设计驱动4个LED的输出电路325

12.6.2 设计一个可以驱动7段显示器的输出电路326

12.6.3 仔细观察显示0的电路328

12.7 结合输入输出电路搭建一个简单I/O系统329

12.8 可选的VHDL设计风格332

习题333

第13章 设计指令存储器、加载程序计数器和去抖动电路335

13.1 引言335

13.2 设计一个指令存储器335

13.2.1 指令存储器的代码变形337

13.2.2 在启动阶段初始化VBC1的指令存储器339

13.3 设计一个加载程序计数器342

13.4 设计一个去抖动单脉冲电路345

13.5 设计去抖动单脉冲电路的验证电路348

习题355

第14章 设计多路显示系统357

14.1 引言357

14.2 四个7段LED显示器构成的多路显示系统357

14.3 用VHDL设计多路显示系统360

14.3.1 设计模块一：四选一MUX阵列360

14.3.2 设计模块二：十六进制显示译码器361

14.3.3 设计模块三：2比特计数器和分频器362

14.3.4 设计模块四：2-4线译码器364

14.4 用平面设计方法设计多路显示系统364

14.5 用层次化设计方法设计多路显示系统367

14.6 利用平面设计方法设计一个字符显示系统372

习题377

第15章 设计指令译码器379

15.1 引言379

15.2 指令译码器设计目标379

15.3 指令IN、OUT和MOV的指令译码器真值表380

15.4 设计指令IN的指令译码器382

15.5 设计指令OUT和MOV的指令译码器383

15.6 指令LOADI的指令译码器真值表384

15.7 指令ADDI的指令译码器真值表385

15.8 指令ADD的指令译码器真值表386

15.9 指令SR0的指令译码器真值表387

15.10 设计指令SR0的指令译码器388

15.11 指令JNZ的指令译码器真值表389

15.12 设计指令JNZ的指令译码器391

15.13 设计VBC1的指令译码器393

习题393

第16章 设计算术逻辑单元398

16.1 引言398

16.2 算术逻辑单元的使用398

16.3 设计ALU的LOADI指令部分399

16.4 设计ALU的ADDI指令部分400

16.5 设计ALU的ADD指令部分401

16.6 设计ALU的SR0指令部分401

16.7 为VBC1设计一个ALU402

16.8 用VHDL设计的附加电路403

16.8.1 设计额外的ALU电路403

16.8.2 设计移位电路406

16.8.3 设计桶形移位电路409

16.8.4 设计移位寄存器电路412

习题414

第17章 完成VBC1的设计416

17.1 引言416

17.2 设计一个运行程序计数器416

17.3 将载入程序计数器与运行程序计数器结合起来419

17.4 设计运行频率电路和速度电路421

17.5 设计VBC1的指令存储器的载入电路423

习题424

第18章 VBC1-E的汇编语言编程425

18.1 引言425

18.2 指令总结425

18.3 输入、输出与中断指令427

18.4 数据存储指令432

18.5 算术指令与逻辑指令434

18.6 移位指令与循环移位指令437

18.7 跳转指令、相对跳转指令与暂停指令439

18.8 关于中断与汇编器命令的更多内容443

18.9 VBC1-E完整指令集总结448

习题449

第19章 设计VBC1-E的输入／输出电路458

19.1 引言458

19.2 VBC1-E的输入电路设计458

19.3 VBC1-E的修改后IN指令的指令译码真值表460

19.4 VBC1-E的输出电路设计462

19.5 VBC1-E的修改后OUT指令的指令译码真值表464

19.6 VBC1-E的修改后IN和OUT指令的指令译码器设计464

19.7 VBC1-E的LOADI、ADDI和JNZ指令的指令译码器设计467

习题468

第20章 设计VBC1-E的数据存储器电路471

20.1 引言471

20.2 设计VBC1-E的数据存储器471

20.3 设计VBC1-E的寄存器和数据选择电路475

20.4 VBC1-E的STORE和FETCH指令的指令译码器真值表475

20.5 设计VBC1-E的STORE和FETCH指令的指令译码器478

20.6 设计VBC1-E的MOV指令的指令译码器479

习题480

第21章 设计VBC1-E的算术、逻辑、移位、旋转和无条件跳转电路482

21.1 引言482

21.2 VBC1-E ALU的算术和逻辑指令部分设计482

21.3 VBC1-E的算术和逻辑指令译码器设计484

21.4 VBC1-E ALU的移位和旋转指令部分设计485

21.5 VBC1-E的移位和旋转指令译码器设计486

21.6 VBC1-E的JMP和JMPR电路设计488

21.7 VBC1-E的JMP和JMPR指令译码器设计489

习题490

第22章 设计VBC1-E中手动载入时阻止程序执行的电路493

22.1 引言493

22.2 设计VBC1-E中修改手动载入的电路493

22.3 修改手动载入时VBC1-E中的指令译码器495

习题495

第23章 设计VBC1-E的扩展指令存储器496

23.1 引言496

23.2 为VBC1-E修改指令存储器以增加扩展指令存储器496

23.3 为VBC1-E修改运行程序计数器电路500

23.4 为VBC1-E修改合理地址电路501

23.5 为VBC1-E修改加载程序计数器电路501

23.6 为VBC1-E修改JMPR电路502

习题502

第24章 设计VBC1-E的软件中断电路504

24.1 引言504

24.2 设计VBC1-E的运行程序计数器与选择电路的改进电路504

24.3 设计VBC1-E的存储PCPLUS1的电路509

24.4 VBC1-E的INT和IRET指令的指令译码器真值表510

24.5 设计VBC1-E的INT和IRET指令的指令译码器511

习题513

第25章 完成VBC1-E的设计516

25.1 引言516

25.2 设计VBC1-E的去抖动单脉冲触发中断电路并修改RPC电路516

25.3 设计VBC1-E的RETA信号的显示电路521

25.4 设计VBC1-E的提供指令存储器的加载器功能的电路525

习题525

附录528

附录A 实验案例528

实验1A：门电路的设计与仿真528

实验1B：完成设计流程534

实验2：键盘编码系统的设计与测试539

实验3：门电路检验系统的设计与测试542

实验4：自定义十进制显示译码系统的设计与测试546

实验5A：D锁存器与带CLR输入的D触发器的设计与测试549

实验5B：8位寄存器与带PRE输入的D触发器的设计与测试553

实验6A：简单计数系统的设计与测试——8位单热递增计数器558

实验6B：简单计数器系统的设计与测试——两位格雷码计数器562

实验6C：简单非常规计数系统的设计与测试——机器眼电路565

实验6D：简单非常规计数系统的设计与测试——笑脸电路569

实验7A：用平面设计方法进行简单错误检测系统的设计与测试572

实验7B：用层次化设计方法进行简单4位加减系统的设计与测试577

实验8：利用平面设计方法进行LUT系统的设计与测试580

实验9A：用平面设计方法进行单热递增／递减计数系统的设计与测试584

实验9B：用层次化设计方法进行十状态计数系统的设计与测试589

实验10：VBC1系统EASY1（编辑器／汇编器／仿真器）的使用593

实验11：用EASY1编写和仿真VBC1程序598

实验12：VBC1的设计与测试（数据通路单元）600

实验13：VBC1的设计与测试（指令存储单元）605

实验14：VBC1的设计与测试（显示系统）609

实验15：VBC1的设计与测试（指令译码器）613

实验16：VBC1的设计与测试（算术逻辑单元）617

实验17：VBC1的设计与测试（最终硬件设计）621

实验17L：设计VBC1的指令存储器加载器626

实验18：在VBC1上编写并运行汇编程序632

实验19：VBC1-E的设计与测试（IN、OUT和未修改的指令）635

实验20：VBC1-E的设计与测试（MOV和数据存储器指令）640

实验21：VBC1-E的设计与测试（大部分指令）645

实验22：VBC1-E的设计与测试（修改后的手动加载）651

实验23：VBC1-E的设计与测试（添加扩展指令存储器）654

实验24：VBC1-E的设计与测试（INT和IRET指令）658

实验25：VBC1-E的设计与测试（最终硬件设计）663

实验25L：设计VBC1-E的指令存储器加载器668

附录B 用VHDL测试平台程序进行仿真675

B.1 简介675

B.2 例1：组合逻辑设计（工程AND_3）675

B.3 例2：同步时序逻辑设计（工程DFF）679

附录C FPGA管脚连接关系查询手册683

C.1 BASYS 2开发板683

C.2 NEXYS 2开发板684

C.3 BASYS 2及NEXYS 2开发板上FPGA存储加载器的I/O引脚接口685

C.4 FX2MIB（模块转接板）：NEXYS 2外加电路板686

附录D EASY1教程687

D.1 简介687

D.2 EASY1用户界面687

D.3 EASY1界面布局687

D.4 如何使用EASY1689

D.5 例1：简单输入输出程序689

D.6 例2：修改后能够一直执行的输入／输出程序695

D.7 例3：简单状态机程序696

D.8 例4：复杂状态机程序696

D.9 例5：产生延时698

D.10 用EASY1产生VBC1平台的机器码699

附录E 将指令加载到存储器中的三种方法701

E.1 手动载入存储器701

E.2 在启动时初始化存储器内容702

E.3 通过存储器加载程序载入存储器703

索引705