图书介绍

开放式实验CPU设计2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

汤志忠，杨春武编著著
出版社：北京：清华大学出版社
ISBN：9787302151050
出版时间：2007
标注页数：313页
文件大小：23MB
文件页数：329页
主题词：微处理器－系统设计－高等学校－教材

PDF下载

点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用
种子下载[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）软件下载地址页直链下载[便捷但速度慢] [在线试读本书] [在线获取解压码]

点击复制MD5值：ad9f2c715f8bdfd72e2e71a4bad6d880

下载说明

开放式实验CPU设计PDF格式电子书版下载

下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。

点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载详情点击-查看共享计划

建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！

（文件页数要大于标注页数，上中下等多册电子书除外）

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

图书目录

第1章　VHDL入门1

1.1　VHDL入门需掌握的基本知识　1

1.2　命名规则和注释　2

1.3　对象及其说明、运算和赋值　2

1.3.1　信号、变量和常量　2

1.3.2　数据类型3

1.3.3　信号、变量和常量的说明4

1.3.4　常用运算符　5

1.3.5　赋值语句　7

1.4　if语句、process语句和case语句的使用　7

1.4.1 if语句8

1.4.2　process语句9

1.4.3　case语句14

1.5　设计实体　17

1.5.1 实体18

1.5.2　结构体　19

1.6　层次结构设计　23

1.6.1　component语句和port map语句　24

1.6.2　用层次结构设计方法设计一个与或门25

1.7　一个通用寄存器组的设计　28

1.7.1 设计要求28

1.7.2　设计方案28

1.7.3　设计实现　29

1.8　用VHDL设计硬件的建议　32

第2章　16位实验CPU设计实例34

2.1 指令系统　34

2.1.1　指令系统格式　34

2.1.2　指令系统设计说明37

2.2　实验CPU总体设计方案　37

2.2.1　一条指令执行需要3拍时间37

2.2.2　实验CPU的总体构成　38

2.3　指令流程表　41

2.4　实验CPU的VHDL程序源代码　44

2.4.1　通用寄存器组部分regfile　45

2.4.2　取指部分instru_fetch　49

2.4.3　指令译码部分decoder_unit　51

2.4.4　执行部分exe_unit　53

2.4.5　存储器部分memory_unit　55

2.4.6 程序包exp_cpu_components　57

2.4.7　顶层设计实体exp_cpu　60

第3章　Quartus Ⅱ基本使用方法　63

3.1　Quartus主屏幕　63

3.2　格雷码计数器设计示例　66

3.3　仿真　74

3.3.1　生成仿真波形文件　74

3.3.2　设置仿真参数　78

3.3.3　启动仿真且观察波形　79

3.4　SOF格式文件下载　80

3.5　使用嵌入式逻辑分析仪进行实时测试　81

3.6 电原理图和VHDL程序的层次结构设计　85

第4章　TEC-CA开放式CPU实验教学系统介绍90

4.1　TEC-CA的总体结构概述　90

4.1.1 TEC-CA的组成部分90

4.1.2　TEC-CA的总体结构　91

4.2　TEC-CA的设计指导思想　92

4.3　TEC-CA的功能概述93

4.3.1　TEC-CA的基本功能　93

4.3.2　TEC-CA的扩展功能　93

4.4　子板　94

4.4.1 ACEX1K系列FPGA的特点94

4.4.2 ACEX1K系列FPGA的结构94

4.4.3　ACEX1K100（PQFP封装）引脚　96

4.4.4　TEC-CA子板和实验平台的连接　97

4.4.5　TEC-CA对ACEX1K100（PQFP封装）的使用限制　98

4.4.6　Cyclone系列FPGA的特点　100

4.4.7　Cyclone系列FPGA的结构　100

4.4.8　TEC-CA-Ⅰ子板和实验平台的连接　101

4.4.9　使用EP1C6和EP1C12的限制　102

4.5　实验平台　105

4.5.1　实验平台布局图105

4.5.2　实验平台上的指示灯　105

4.5.3　实验平台上的开关　107

4.5.4 实验平台上的指示灯和逻辑笔　108

4.5.5 实验平台上的短路子和单脉冲按钮　109

4.6　TEC-CA的3种调试模式及其设定110

4.6.1　TEC-CA的3种调试模式　110

4.6.2　3种调试模式的设定　111

4.7 FPGA-CPU的一般实验步骤112

4.8　TEC-CA出厂时模式开关和短路子的默认设置　114

第5章调试软件Debugcontroller115

5.1 简介115

5.1.1　用户界面　115

5.1.2　命令117

5.1.3 Debugcontroller使用流程120

5.2　规则文件语法与编写指南124

5.2.1　基本语法　124

5.2.2　进阶使用　126

5.2.3 两个规则样例文件　127

5.3 汇编程序格式说明128

第6章　计算机组成原理实验　130

6.1　编码实验：Hamming码　130

6.1.1 实验目的　130

6.1.2　实验原理　130

6.1.3 实验步骤133

6.1.4　实验现象　133

6.1.5　思考题　134

6.2　编码实验：CRC码　134

6.2.1 实验目的　134

6.2.2　实验原理　134

6.2.3　实验步骤　138

6.2.4　实验现象　138

6.2.5 思考题　139

6.3　编码实验：BCD码的加法　139

6.3.1 实验目的139

6.3.2　实验原理　139

6.3.3　实验步骤　141

6.3.4　实验现象　141

6.3.5 思考题　141

6.4　运算器部件实验移位器　142

6.4.1 实验目的142

6.4.2 实验原理　142

6.4.3　实验步骤　144

6.4.4　实验现象　144

6.4.5 思考题　145

6.5　运算器部件实验　加法器146

6.5.1 实验目的146

6.5.2　实验原理　146

6.5.3 实验步骤　150

6.5.4　实验现象　150

6.5.5 思考题150

6.6　运算器部件实验乘法器150

6.6.1 实验目的150

6.6.2 实验原理　151

6.6.3 实验步骤　156

6.6.4　实验现象　156

6.6.5　思考题　158

6.7　运算器部件实验除法器158

6.7.1 实验目的158

6.7.2 实验原理　158

6.7.3 实验步骤162

6.7.4　实验现象　163

6.7.5 思考题　164

6.8　时序部件实验　165

6.8.1 实验目的165

6.8.2 实验原理　165

6.8.3　实验步骤　168

6.8.4　实验现象　169

6.8.5 思考题　170

6.9 实验CPU　通用寄存器组170

6.9.1 实验目的170

6.9.2 实验原理　170

6.9.3 实验要求172

6.9.4　实验步骤172

6.9.5 思考题173

6.10　实验CPU　算术逻辑单元　173

6.10.1 实验目的173

6.10.2 实验原理　173

6.10.3 实验要求174

6.10.4　实验步骤175

6.10.5　思考题　177

6.11　实验CPU　存储器　177

6.11.1 实验目的177

6.11.2 实验原理　177

6.11.3　TEC-CA实验台上的存储器器件HM6116　178

6.11.4　实验要求　180

6.11.5　实验步骤　181

6.11.6　思考题　181

6.12　实验CPU　指令译码器　181

6.12.1 实验目的181

6.12.2　实验原理　182

6.12.3　实验要求　183

6.12.4　实验步骤　186

6.12.5　思考题　186

6.13　实验CPU　CPU调试　186

6.13.1 实验目的186

6.13.2　实验原理　186

6.13.3　实验步骤　192

6.13.4　思考题　193

6.14　EP1C6芯片内部的存储器实验　193

6.14.1 实验目的193

6.14.2 实验原理　193

6.14.3　QuartusⅡ中RAM的使用方法　194

6.14.4　使用一个文件对ROM进行初始化　201

6.14.5　实验说明　202

6.14.6　实验步骤　203

6.14.7　实验现象　203

6.14.8　思考题　205

6.15　实验CPU　微程序控制器　206

6.15.1 实验目的206

6.15.2　实验原理　206

6.15.3　实验CPU中的微程序控制器　209

6.15.4　实验要求　211

6.15.5 实验步骤212

6.15.6　思考题　212

第7章　计算机系统结构实验　213

7.1　基本CPU设计　213

7.1.1　实验目的　213

7.1.2　实验说明　213

7.1.3　基本CPU　216

7.1.4　实验步骤与现象　220

7.2　多级流水CPU设计　222

7.2.1 实验目的222

7.2.2　流水线的工作原理　223

7.2.3　5级流水无Cache的CPU　226

7.2.4　实验步骤与现象　231

7.3　多级流水线带Cache的CPU设计　232

7.3.1 实验目的232

7.3.2　Cache原理　233

7.3.3　5级流水带Cache的CPU　235

7.3.4　实验步骤与现象　248

7.3.5　思考题　254

7.4　超标量带Cache的CPU设计254

7.4.1　实验目的　254

7.4.2　超标量CPU的原理　255

7.4.3　超标量带Cache的CPU　255

7.4.4　实验步骤与现象　261

附录A VHDL基础265

A.1　概述　265

A.2　VHDL的基本结构　266

A.2.1 VHDL设计的基本单元——设计实体　267

A.2.2　VHDL构造体的子结构271

A.2.3　库和程序包　276

A.3 数据类型、运算操作数据符278

A.3.1　对象　278

A.3.2　VHDL的数据类型　281

A.3.3　VHDL的运算操作符　285

A.4　VHDL的基本执行语句　288

A.4.1　并行执行语句　288

A.4.2　顺序执行语句　292

A.5　VHDL设计举例　301

附录B　EP1C6和EP1C12引脚　303

参考文献313