计算机科学丛书 数字逻辑设计与计算机组成2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载

计算机科学丛书 数字逻辑设计与计算机组成PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第1章 导论1

1.1 简介1

1.1.1 数据表示1

1.1.2 数据通路5

1.1.3 计算机系统5

1.1.4 嵌入式系统7

1.2 逻辑设计7

1.2.1 电路最小化8

1.2.2 实现9

1.2.3 电路类型10

1.2.4 计算机辅助设计工具12

1.3 计算机组成13

1.4 计算机体系结构13

1.4.1 流水线14

1.4.2 并行性15

1.5 计算机安全19

参考文献19

练习19

第2章 组合电路：小型设计22

2.1 简介22

2.2 逻辑表达式24

2.2.1 乘积的和表达式25

2.2.2 和的乘积表达式27

2.3 规范表达式29

2.3.1 极小项29

2.3.2 极大项30

2.4 逻辑化简30

2.4.1 卡诺图31

2.4.2 K图化简33

2.5 逻辑化简算法37

2.6 电路时序图43

2.6.1 信号传播延迟45

2.6.2 扇入和扇出45

2.7 其他逻辑门46

2.7.1 缓存46

2.7.2 集电极开路缓冲区46

2.7.3 三态缓存48

2.8 设计实例50

2.8.1 全加器50

2.8.2 多路选择器52

2.8.3 译码器54

2.8.4 编码器55

2.9 实现57

2.9.1 可编程逻辑器件57

2.9.2 设计流程58

2.10 硬件描述语言60

2.10.1 结构模型60

2.10.2 传输延迟仿真63

2.10.3 行为建模65

2.10.4 综合与仿真67

参考文献69

练习69

第3章 组合电路：大型设计72

3.1 简介72

3.2 算术函数74

3.3 加法器74

3.3.1 进位传输加法器74

3.3.2 先行进位加法器75

3.4 减法器81

3.5 2的补码加法／减法器83

3.6 算术逻辑单元86

3.6.1 设计部分：位并行87

3.6.2 设计部分：位串行91

3.7 设计实例93

3.7.1 乘法器93

3.7.2 除法器95

3.8 实数算术96

3.8.1 浮点数标准97

3.8.2 浮点数据空间98

3.8.3 浮点运算100

3.8.4 浮点单元104

参考文献105

练习105

第4章 时序电路：核心模块109

4.1 简介109

4.2 SR锁存器110

4.3 D锁存器113

4.4 锁存器的缺陷114

4.5 D触发器115

4.5.1 选择电路116

4.5.2 操作规范116

4.5.3 建立和保持时间116

4.6 无相位差的时钟频率估计120

4.7 触发器使能120

4.8 其他触发器121

4.9 硬件描述语言模型122

参考文献124

练习125

第5章 时序电路：小型设计127

5.1 简介127

5.2 状态机介绍：寄存器设计128

5.2.1 寄存器模型129

5.2.2 多功能寄存器130

5.3 FSM设计132

5.3.1 二进制编码状态134

5.3.2 独热码状态137

5.4 计数器142

5.5 容错FSM149

5.6 时序电路的时序154

5.6.1 带有时钟相位差的时钟频率评估157

5.6.2 异步接口157

5.7 硬件描述语言模型159

参考文献164

练习164

第6章 时序电路：大型设计168

6.1 简介168

6.2 数据通路设计169

6.2.1 单周期170

6.2.2 多周期171

6.2.3 流水线171

6.3 控制单元设计技术175

6.3.1 硬件控制单元：FSD176

6.3.2 微程序控制176

6.3.3 硬件控制：流水线180

6.4 能源和功率消耗181

6.5 设计实例183

6.5.1 无符号串行乘法器184

6.5.2 带符号串行乘法器192

6.5.3 计算机图形学：旋转199

参考文献211

练习211

第7章 存储器214

7.1 简介214

7.2 存储技术215

7.2.1 只读存储器215

7.2.2 随机存取存储器215

7.2.3 应用217

7.3 存储单元阵列217

7.3.1 字存取218

7.3.2 突发访问218

7.4 存储器组织结构220

7.4.1 现代DRAM221

7.4.2 SRAM存储单元模型223

7.4.3 SRAM芯片内部组织结构223

7.4.4 存储单元设计225

7.5 存储时序228

7.5.1 SRAM228

7.5.2 DRAM230

7.5.3 SDRAM231

7.5.4 DDR SDRAM232

7.6 存储器体系结构232

7.6.1 高位交叉存储233

7.6.2 低位交叉存储233

7.6.3 多通道234

7.7 设计实例：多处理器存储结构236

7.7.1 UMA与NUMA236

7.7.2 NUMA应用236

7.8 HDL模型237

参考文献240

练习240

第8章 指令集体系结构243

8.1 简介243

8.1.1 指令类型244

8.1.2 程序翻译244

8.1.3 指令周期244

8.2 指令集体系结构的类型246

8.2.1 寻址模式246

8.2.2 指令格式247

8.2.3 堆栈ISA247

8.2.4 累加器ISA249

8.2.5 CISC-ISA249

8.2.6 RISC-ISA250

8.3 设计示例250

8.3.1 累加器ISA指令集设计250

8.3.2 累加器ISA处理器：单周期255

8.3.3 累加器ISA处理器：流水线259

8.3.4 RISC-ISA处理器266

8.4 先进的处理器架构269

8.4.1 深度流水线269

8.4.2 分支预测技术271

8.4.3 指令级并行278

8.4.4 多线程284

参考文献288

练习288

第9章 计算机体系结构：互连293

9.1 简介293

9.2 存储器控制器298

9.2.1 简单的存储器控制器298

9.2.2 现代存储器控制器300

9.3 I/O外围设备302

9.4 控制和连接I/O设备303

9.5 数据传输机制309

9.5.1 中断驱动传输309

9.5.2 程序控制传输311

9.5.3 DMA传输313

9.6 中断315

9.6.1 中断处理316

9.6.2 中断结构319

9.7 设计示例：中断处理CPU321

9.8 USB主控制器接口325

9.8.1 标准325

9.8.2 事务325

9.8.3 传输327

9.8.4 描述符327

9.8.5 帧327

9.8.6 事务组织结构329

9.8.7 事务执行330

参考文献331

练习331

第10章 存储系统334

10.1 简介334

10.2 cache映射338

10.2.1 直接映射339

10.2.2 cache缺失的类型341

10.2.3 组相联映射343

10.3 cache一致性346

10.3.1 失效协议与更新协议347

10.3.2 监听cache一致性协议347

10.3.3 直写协议348

10.3.4 写回协议349

10.4 虚拟存储器352

10.4.1 虚拟地址转换353

10.4.2 转译后备缓冲器355

10.4.3 处理器组织结构356

参考文献359

练习359

第11章 计算机体系结构：安全362

11.1 简介362

11.1.1 安全工程方法364

11.1.2 威胁类型365

11.1.3 访问控制和类型365

11.1.4 安全策略模型367

11.1.5 攻击类型369

11.2 硬件后门攻击370

11.2.1 数据和控制攻击370

11.2.2 定时器攻击371

11.2.3 安全策略机制371

11.3 软件／物理攻击374

11.3.1 欺骗攻击374

11.3.2 拼接攻击374

11.3.3 重放攻击375

11.3.4 中间人攻击376

11.4 可信计算基376

11.5 密码使用方法377

11.5.1 对称密钥密码器378

11.5.2 操作模式379

11.5.3 非对称密钥密码器381

11.6 哈希法384

11.7 加密哈希386

11.7.1 消息认证码387

11.7.2 基于哈希的MAC387

11.8 通过硬件存储加密密钥388

11.8.1 密钥链组织388

11.8.2 存储和访问388

11.8.3 应用示例：密钥链作为访问控制392

11.9 哈希树393

11.9.1 应用示例：密钥链认证393

11.9.2 应用示例：内存认证393

11.10 安全协处理器体系结构395

11.11 安全处理器体系结构396

11.11.1 程序代码完整性396

11.11.2 运行安全机制397

11.11.3 程序代码保密性399

11.11.4 程序代码的完整性和保密性399

11.11.5 程序数据完整性400

11.11.6 程序数据保密性401

11.11.7 程序数据的完整性和保密性404

11.11.8 程序代码和数据的完整性及保密性405

11.11.9 处理中断406

11.12 设计示例：安全处理器407

11.12.1 SP特征407

11.12.2 处理器架构408

11.12.3 加密解密哈希引擎411

11.12.4 哈希树引擎411

11.13 延伸阅读415

参考文献417

练习420

参考文献424

索引426